Пауза между байтами в SPI DMA, STM32F4xx Опции

[Rash]

Приветствую.
Может кто нибудь подсказать возможно ли сделать паузу между байтами в SPI при использовании DMA, STM32F4xx? например совместно с каким либо таймером. А то многие медленные мс требуют паузы между байтами несколько сотен нсек и для работы с ними по DMA приходится понижать частоту до 1-2 МГц, хотя сами они держат до 8 МГц при побайтовом вычитывании. Мк STM32F4xx.

[adnega]

Попробовал. Получилось))
Правда, на STM32F303 (с новым SPI).

Код

void init_SPI2(void)
{
    SPI2->CR1 =
            (1 << SPI_CR1_SSM)
        | (1 << SPI_CR1_SSI)
        | (0 << SPI_CR1_SPE)
        | (2 << SPI_CR1_BR)
        | (1 << SPI_CR1_MSTR);

    SPI2->CR2 =
            (1 << SPI_CR2_SSOE)
        | (7 << SPI_CR2_DS)
        | (0 << SPI_CR2_FRF)
        | (1 << SPI_CR2_NSSP)          // ВСТАВИТЬ ПАУЗЫ
        | (0 << SPI_CR2_TXDMAEN);

    SPI2->CR1 =
            (1 << SPI_CR1_SSM)
        | (1 << SPI_CR1_SSI)
        | (1 << SPI_CR1_SPE)
        | (2 << SPI_CR1_BR)
        | (1 << SPI_CR1_MSTR);
}

Передача:
        SPI2->CR2 =
                (1 << SPI_CR2_SSOE)
            | (7 << SPI_CR2_DS)
            | (0 << SPI_CR2_FRF)
            | (1 << SPI_CR2_NSSP)
            | (0 << SPI_CR2_TXDMAEN);

        DMA1_Channel5->CCR =
                (DMA_PL_HIGH << DMA_CCR_PL)
            | (DMA_SIZE_BYTE << DMA_CCR_MSIZE)
            | (DMA_SIZE_BYTE << DMA_CCR_PSIZE)
            |    (1 << DMA_CCR_DIR)
            | (1 << DMA_CCR_MINC)
            | (0 << DMA_CCR_EN);

        DMA1_Channel5->CPAR = (DWORD)&SPI2->DR8;
        DMA1_Channel5->CMAR = (DWORD)&val;
        DMA1_Channel5->CNDTR = 8;

        DMA1->IFCR = (0x0F << 16);

        DMA1_Channel5->CCR =
                (DMA_PL_HIGH << DMA_CCR_PL)
            | (DMA_SIZE_BYTE << DMA_CCR_MSIZE)
            | (DMA_SIZE_BYTE << DMA_CCR_PSIZE)
            |    (1 << DMA_CCR_DIR)
            | (1 << DMA_CCR_MINC)
            | (1 << DMA_CCR_EN);

        SPI2->CR2 =
                (1 << SPI_CR2_SSOE)
            | (7 << SPI_CR2_DS)
            | (0 << SPI_CR2_FRF)
            | (1 << SPI_CR2_NSSP)
            | (1 << SPI_CR2_TXDMAEN);

Частота SPI 72Мгц/8/2 = 4.5МГц.
Пауза между битами 540нс.

Эскизы прикрепленных изображений

 

[DmitryM]

Попробовал. Получилось))

Это не вариант. Снятие nSS означает завершение транзакции, а не паузу между "байтами"!!!!

[adnega]

Это не вариант. Снятие nSS означает завершение транзакции, а не паузу между "байтами"!!!!

Дык, NSS-ом в STM обычно софтово машут.

[DmitryM]

Дык, NSS-ом в STM обычно софтово машут.

А, я все больше по старинке (FPGA) на железку полагаюсь Нафига лишний боян. машет nSS, ну и пусть машет.
А топикпастреру, следуюший алгоритмтм, но без DMA: послал, узнал что отправилось, взвел таймер, по истечению таймера запустил на один байт и т.д.

[adnega]

А, я все больше по старинке (FPGA) на железку полагаюсь Нафига лишний боян.

)) Сравнили.
В МК чем-то нужно жертвовать. Из всех зол, это меньшее. Но ТС вряд ли подойдет, т.к. семейство другое...

PS. На большом отрезке любопытно наблюдать динамику в ST.
Как переделали AFIO в новых процах (большое за это спасибо), в новых SPI поддерживаются посылки от 4 до 16 бит
(и паузы вставлять можно), появились 32-битные таймеры и т.п. Но на мой взгляд плохо, что переделали RTC (навороченный календарь
вместо счетчика секунд), плохо что вынесли GPIO из bit-band региона((

[DmitryM]

в новых SPI поддерживаются посылки от 4 до 16 бит (и паузы вставлять можно)

Как? Именно об этом спрашивает Rash.
ЗЫ. Легко это сделал на SAM7