Цитата(Non-linear @ Sep 22 2013, 09:53)

Сходу пришлось перейти на нормы 0.1/0.1 по проводникам и 0.2/0.4 по отверстиям, иначе на BGA0.8 между виа
проводник не протащить.
Плохо считаете. Там вполне проходит 5/5милс: 0.13-0.13-0.13мм дают в сумме 0.39мм, при шаге в 0.8мм и диаметре пада 0.35мм(стандартный для этих корпусов) еще и запас остается.
И переходные 0.45/0.2мм при тех же нормах туда встают. Правда вот уже между ними провести трассу не получится... Хотя есть геометрии, при которых это и не нужно.
Что-то я запутался:
Цитата(Non-linear @ Sep 22 2013, 09:53)

Плата - AT91RM9200, SDRAM, LAN, Altera, DAC, ADC, векторные модулятор и демодулятор на 1-2 ГГц.
и
Цитата(Jury093 @ Sep 22 2013, 11:14)

10G+2x1G - суточные тесты на 100% нагрузке без единой ошибки - что не так?
- это об одном и том же речь или нет? Потому как для меня 10G - это цифровые 10гигабит. Припоминая в каких чипах имеются такие интерфейсы, речь о 2-слойке по определению идти не может.
Или это все-таки аналоговый RF на такие частоты?
Потому как если аналог, то минимально-слойная плата наиболее оправдана одновременно по нескольким поводам:
- малая емкость трасс(большое расстояние до плэйна) - меньше потери
- малое резистивное сопротивление(широкие трассы для импедансов 50/75 Ом) - меньше потери
- погрешность изготовления в толщине платы и ширине трасс/величине зазоров оказывает минимальное влияние, потому как эти размеры сравнительно велики.
Это самое очевидное, для чего есть смысл ВЧ/СВЧ делать 2-слойным, так что тут ничего не могу сказать против - так и надо.
Кстати немцы, которые в теме естественно, замечательно это знают

Посмотрите начинку ВЧ-девайсов Rohde&Schwarz если будет возможность, там есть чему поучиться...