Коррекция задержек Опции

[_Anatoliy]

Коллеги,нашёл тут старую плату,хочу приспособить для отладки нового проекта.Два АЦП подключены к FPGA,входной аналоговый сигнал подаётся на оба АЦП сразу,клоки АЦП взаимо инверсные.Подал на вход синус,по захваченным в FPGA данным из двух АЦП посчитал разность фаз двух синусов,пересчитал в задержку,получил 9ps(с такой разницей сигналы приходят на входы АЦП). Для новой задачи это много.Есть ли какой способ(аналоговый,цифровой) без переразводки платы уменьшить эту разницу до 1...2ps?

[RobFPGA]

Приветствую!

А зачем Вам сигнал задерживать - крутите клок на одном из АЦП.

Там частота фиксированная, отыграть 9ps - !!! - можно попробовать даже не трогая дорожки - просто добавляя к ней емкость в пару пкф.

Успехов! Rob.

[_Anatoliy]

Приветствую!

А зачем Вам сигнал задерживать - крутите клок на одном из АЦП.

Там частота фиксированная отыграть 9ps - 8-() !!! - можно попробовать даже не трогая дорожки - просто добавляя к ней емкость в пару пкф.

Успехов! Rob.

Спасибо,как-то сразу и не подумал об этом.Попробую.

[Bad0512]

Спасибо,как-то сразу и не подумал об этом.Попробую.

А ещё некоторые АЦП позволяют рулить фазой сэмплирующего клока с довольно мелким дискретом по времени.
Это можно уточнить в даташитах на конкретный чип.

З Ы А возможный амплитудный дисбаланс каналов вас не напрягает?

[_Anatoliy]

А ещё некоторые АЦП позволяют рулить фазой сэмплирующего клока с довольно мелким дискретом по времени.
Это можно уточнить в даташитах на конкретный чип.

З Ы А возможный амплитудный дисбаланс каналов вас не напрягает?

Эти АЦП не имеют такой возможности.
Не напрягает,я данные из двух АЦП объединяю в один поток с удвоенной частотой дискретизации(Time-Interleaving),поэтому в FPGA есть автоматика устраняющая разбросы смещения,усиления и Sample-Time Error двух АЦП.