Коррекция задержек Опции

[_Anatoliy]

Коллеги,нашёл тут старую плату,хочу приспособить для отладки нового проекта.Два АЦП подключены к FPGA,входной аналоговый сигнал подаётся на оба АЦП сразу,клоки АЦП взаимо инверсные.Подал на вход синус,по захваченным в FPGA данным из двух АЦП посчитал разность фаз двух синусов,пересчитал в задержку,получил 9ps(с такой разницей сигналы приходят на входы АЦП). Для новой задачи это много.Есть ли какой способ(аналоговый,цифровой) без переразводки платы уменьшить эту разницу до 1...2ps?

[dm.pogrebnoy]

Вот эта контора, по-моему, была одной из первых, где что-то серьезное было сделано в области time-interleaved ADC. Acquitek, то ли перепродавцы, то ли подразделение этих Шведов во Франции.

У них на плате тестовый сигнал отсутствует,только входной.У меня тоже нет.

Интересен алгоритм оценки и компенсации ошибки сэмплирования, есть статья по этой теме Blind Equalization of Time Errors in a Time Interleaved ADC System

Сейчас это уже не так круто выглядит. На АЦП E2V мы сделали устройство оцифровки на 2.5 честных ГГц/с, 10 бит и аналоговой полосой 5 ГГц. Также у E2V есть АЦП на 10 бит 5 ГГц/с (правда уже не совсем честных, тем не менее много лучше техасовских). Так что, возможно, овчинка выделки не стоит.