Как проверить как поведёт себя проект в железе в более медленной ПЛИС того же семейства?, Не выпаивая нынешнюю ПЛИС и не запаивая более медленную. Опции

[FLTI]

Имеется плата с чипом Cyclone IV GX C7, т.е speed grade= 7.
Проект нормально заливается в этот чип без timing violations.
Требуется проверить – как поведёт себя на этой плате этот же проект если бы на плате был чип Cyclone IV GX C8, т.е с speed grade не 7, а 8, т.е более медленный.
Другими словами, требуется проверить – как скажутся на реальной плате timing violations проекта если его скомпилировать для Cyclone IV GX C8 и залить в Cyclone IV GX C8 несмотря на то, что в результате компиляции получатся некоторые timing violations, но не столь критические.
Можно ли это проверить не выпаивая чип Cyclone IV GX С7 и не запаивая чип Cyclone IV GX С8?
Можно ли это проверить, скомпилировав проект для Cyclone IV GX С8, но залить его в Cyclone IV GX С7?

[Raven]

Имеется плата с чипом Cyclone IV GX C7, т.е speed grade= 7.альной плате timing violations проекта если его скомпилировать для Cyclone IV GX C8 и залить в Cyclone IV GX C8 несмотря на то, что в результате компиляции получатся некоторые timing violations, но не столь критические.

Промоделировать такую ситуацию на более быстром чипе можно, создав такие же "не столь критические" timing violations для него (быстрого чипа). Например, добавьте вручную буфер-другой в критические пути, и проверьте результат. Понадобится, конечно, несколько итераций, пока получите сравнимые нарушения. Ну и опробуйте на реальной аппаратуре после этого.