проверка LVS Опции

[hi all]

Здравствуйте.
Сравнительно недавно начал работать с virtuoso IC 6.1.5., как 'проверяльщик' использую менторовский calibre. При LVS проверке указывает на ошибку в разном кол-ве портов в layout и source, т.е. проверка не проходит. Если использую опцию Ignore layout and source ports during comparison в LVS Options калибра эта ошибка пропадает и проверка проходит успешно.
Подскажите пожалуйста, возможно ли после второго варианта проверки провести экстракцию паразитов или всё же необходимо исправлять ошибку(так и не разобрался с чем она связана)?
Спасибо.

[hi all]

Вы бы сказали в двух словах, что делает схема

Это простой буфер на 4х инверторах, Uп=3.3 В. Моей целью было именно ознакомление с возможностями VLE в целом, и конкретного дизайн кита в частности, не принципиально на какой схеме.