АЦП+FPGA+NIOS Опции

[Dootch]

Доброго времени суток. Прошу посоветовать оптимальный вариант для решения моей задачи.
Имеется 14-битный АЦП ad9649. Данные с АЦП оцифровываются с частотой 5 МГц и поступают на вход ПЛИС. В работе используется отладочная плата altera de0 с Cyclone III на борту. Для выделения полезного сигнала на фоне шума необходимо использовать метод усреднения периодического сигнала (в английской википедии Signal averaging). Период сигнала составляет 100 мс, что требует 500 000 14 битных слов в памяти для записи одной реализации. Усреднение проводится по методу экспоненциального скользящего среднего. Для работы требуется за период 200 нс извлечь из памяти 14-битное слово, сдвинуть его и сложив со вновь поступившими данными записать обратно. Сначала была мысль использовать софт-процессор, который по прерыванию от АЦП будет проводить усреднение и записывать данные в SDRAM память, которая есть на плате. Но оказалось, что на переход к обработке прерывания уходит слишком много времени.
Теперь вот не знаю как подступиться к решению задачи.

[DASM]

Зачем вам программно дергать регистр ? Делайте аппаратно, своим верилог модулем, для чего это ? Повышать не стоит тактовую, нестабилен этот НИОС на таких частотах. На асме писать - тем более. Может Циклон 5 / Zynq 7010/20 поглядеть ?

[Dootch]

Зачем вам программно дергать регистр ? Делайте аппаратно, своим верилог модулем, для чего это ? Повышать не стоит тактовую, нестабилен этот НИОС на таких частотах. На асме писать - тем более. Может Циклон 5 / Zynq 7010/20 поглядеть ?

В данном случае я проверяю быстродействие чтения процессором данных из будущего FIFO модуля, то есть вместо IOWR(0x11048,0,z) будет чтение данных и их обработка. Скорость выборки из FIFO должна быть выше скорости записи туда.

Начинаю задумываться о написании аппаратного модуля сбора и обработки данных с последующей записью в SDRAM минуя процессор. Пока трудно оценить трудоемкость такой работы. С SDRAM не дружил пока что.