Нестабильно работает проект Опции

[tttt]

Добрый день!

Расскажите, пожалуйста, как реализуют на ПЛИС большие проекты?

Есть проект, в котором будет использоваться 80% пользовательских пинов, пины уже назначил. В этом проекте пишу 2 своих несложных модуля - передающий, и принимающий, которые по отдельности отлажены и работают нормально, но при сборке их в один модуль они начинают работать некорректно, причем их работа меняется буквально от всего - изменяю что-то в принимающем и уже неправильно работает передающий, либо убираю вообще приемный модуль из проекта и передающая часть всё-равно работает некорректно, но результат симуляции другой, очищаю список назначенных пинов - результат симуляции так же меняется. Это при том, что проект занимает 1-2% логических элементов.

Как избавиться от этой нестабильности? Можно как-то зафиксировать разводку модуля? ПЛИС - FLEX9K. Буду благодарен любой информации на эту тему.

[iosifk]

Как избавиться от этой нестабильности? Можно как-то зафиксировать разводку модуля? ПЛИС - FLEX9K. Буду благодарен любой информации на эту тему.

Судя по "Flex", ТС - это студент...
А тогда сам проект - асинхронный, и потому в нем что-то перекашивает...
Ну и в добавок CDC не сделан как надо...

А в остальном, все хорошо и "пины назначены"...

[kuchynski]

Вопрос понятен, и до боли знаком
Фиксировать разводку - неправильное решение.
Если кратко изложить ответ, то:

сам проект - асинхронный, и потому в нем что-то перекашивает...

Уберите ассинзронные сбросы и установки. Видел прокты у которых определённое состояние шины через элемент И заводилось на тактовый вход. И проект работал! и люди ничего не хотели менять. Но скорее всего, как и у вас до поры, до времени.
Так что никакого искуственного принуждения схемы к работе, холько синхронизация всего и вся. Можно конечно и отойти от правил, но чётко представляя себе где именно, зачем это надо, и почему это будет работать вечно.
А что студент, так то хорошо.