реклама на сайте
подробности

 
 
> DDS и уменьшение jitter & spurs, Применимо к AD9958
megajohn
сообщение Nov 20 2013, 08:50
Сообщение #1


Профессионал
*****

Группа: Свой
Сообщений: 1 080
Регистрация: 16-11-04
Из: СПб
Пользователь №: 1 143



Если для AD9958 в Design Tools: ADIsimDDS вбить вход 100Мгц, умножитель 5 и выход 10МГц то симулятор скажет мол
Цитата
Caution: The relationship you have chosen between the desired output frequency and Ref Clock * Ref Clock Multiplier may lead to increased spur levels and excessive jitter.
This effect is not displayed in the output plots, but can be significant.
The desired output frequency should not have an integer or near integer relationship to the internal clock frequency.
A near integer relationship causes harmonic spurs to fold back and accumulate in the same spectral region.
For best performance, please change either Ref Clock or Desired Output Frequency to eliminate the near integer relationship.


что в свободном переводе означает "если выходная частота кратна произведению входной частоты на множитель в DDS то ждите увеличенный джиттер и спуры"

хорошо, ставлю 8МГц, и в ADIsimDDS появляется долгожданные No Errors

но тут один знакомый человек, который говорит что не всё так просто.
и что нужно выбирать частоты у которых
FTW = BXXX10 0000 0000 0000 0000 [ лучшая частота( нет дробной в FTW ) ]
и не выбирать FTW = BXXXX1 0000 0000 0000 0000 [ худшая частота ]

На спектре разницы не увидел =(

На сколько важен вышеприведенный пример для FTW ?

и второй вопрос:
к примеру внутренние 500МГц и на выходе 10МГц математически кратные.
А вот 500МГц и 10МГц+1Гц или 10МГц+10Гц уже математически некратные и есть в остатке герцы.
Интересует, где та грань в герцах - когда считаем, что частоты кратны или нет.


--------------------
Марс - единственная планета, полностью населенная роботами (около 7 штук).
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
rloc
сообщение Nov 21 2013, 16:54
Сообщение #2


Узкополосный широкополосник
******

Группа: Свой
Сообщений: 2 316
Регистрация: 13-12-04
Из: Moscow
Пользователь №: 1 462



Цитата(megajohn @ Nov 20 2013, 12:50) *
"если выходная частота кратна произведению входной частоты на множитель в DDS то ждите увеличенный джиттер и спуры"

Есть 2 вида спуров:
1) гармонические, образующиеся в результате комбинаций выходной и тактовой частот:
Fспур = +-n*Fвых+-m*Fтакт , где n и m - целые числа 0,1,2 ...

2) не гармонические, образующиеся за счет нелинейной характеристики ЦАП.

Первый вид спуров имеет как правило наибольший уровень, и может накладываться на выходной сигнал. Но вклад этих спуров в шумы выходного сигнала не столь значителен, учитывая большую разницу с уровнем выходного сигнала. Иногда наоборот стремятся к кратности, чтобы отодвинуть большие спуры подальше и отфильтровать потом узкополосным фильтром.
Второй вид спуров имеет меньший уровень, но их уровень и количество практически непредсказуемы.

Цитата(megajohn @ Nov 20 2013, 12:50) *
к примеру внутренние 500МГц и на выходе 10МГц математически кратные.
А вот 500МГц и 10МГц+1Гц или 10МГц+10Гц уже математически некратные и есть в остатке герцы.
Интересует, где та грань в герцах - когда считаем, что частоты кратны или нет.

Для малых отстроек, +1 Гц или + 10 Гц, теоретически можно ожидать спуры на соответсвующих частотах. Но скорее всего, вы их не увидите, поскольку они скроются под фликкер шумом самого ЦАП. Разница между 500 МГц и 10 МГц достаточно большая, спуры в принципе должны быть низкого уровня. megajohn, определяйте по экспериментам область допустимых частот и кратностей.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 3rd August 2025 - 15:15
Рейтинг@Mail.ru


Страница сгенерированна за 0.01359 секунд с 7
ELECTRONIX ©2004-2016