Организация схем с несколькими тактирующими сигнал, Организация схем с несколькими тактирующ Опции

[sirin]

Ув. Разработчики.
У меня такая проблема: есть схема работы с PCM шинами. Одна шина идет от DSP с частотой 4.6 МГц. Сделана программная PLL, преобразующая 4.6 МГц в 2.048 МГц (для потока Е1). Весь проект сделан на ACEX1K50, схема тактируется кварцом 61 МГц. Проблема что у меня проект по скорости не проходит. Для ускорения есть вариант: медленные блоки повесить на clk = 61/2, а быстрые на 61. Получается синхронная схема с 2 тактирующими сигналами. Как правильно развязать эти части схемы между собой?
И вообще, может кто нить посоветовать / прислать какую нить литературу по организации схем с несколькими тактирующими сигналами. Буду очень признателен.

[Elresearch]

Попробую подцепить файл (сорри если не получиться) или поищите сами в инете документ "Synthesis and Scripting Techniques for Designing Multi-
Asynchronous Clock Designs"

Но вообще то с половинной частотой ИМХО проблем не должно быть.

Прикрепленные файлы

 CummingsSNUG2001SJ_AsyncClk_rev1_1.pdf ( 174.44 килобайт ) Кол-во скачиваний: 110