Выбор ARM микроконтроллера, Поиск кандидата Опции

[microchaos]

Здравствуйте,

Нужна помощь для выбора микроконтроллера для такой задачи:
1. Через USB закачать до 8-ми мегабаит данных на SDRAM;
2. Читать данные из SDRAM и проигрывать их на 16 GPIO, тактовая частота - 80MHz.
3. LAN;
4. GCC компилятор. Так как идея - Open Source.

Вопрос - возможно ли реализовать пункт 2? Или сразу брать FPGA? Чо хотелось бы апаратуру сделать как можно проще.

[vlad_new]

2. Читать данные из SDRAM и проигрывать их на 16 GPIO, тактовая частота - 80MHz.

Что автор имел ввиду не понятно. Если в случайном парядке дергать 16 лап с указанной частотой, то не на чём не получится. Если просто из памяти гнать данные в порт на 16 лап, то надо искать что то с дма, чтоб на указанной частоте успевало и непрерывность обеспечивало.

[microchaos]

Что автор имел ввиду не понятно. Если в случайном парядке дергать 16 лап с указанной частотой, то не на чём не получится. Если просто из памяти гнать данные в порт на 16 лап, то надо искать что то с дма, чтоб на указанной частоте успевало и непрерывность обеспечивало.

Задача такая, что надо читать данные из SDRAM и потом их передавать на внешний ЦАП 16 бит, со скоростью на 80 мега сампл (также вопрос и как синхронизировать ЦАП и данные, поступающие из микроконтроллера в этом случае). Естественно, без DMA тут не обойтись. В основном и нужны советы, возможно ли это вообще на каком-то микроконтроллере или забыть это дело и брать FPGA/CPLD.

[Jury093]

Задача такая, что надо читать данные из SDRAM и потом их передавать на внешний ЦАП 16 бит, со скоростью на 80 мега сампл (также вопрос и как синхронизировать ЦАП и данные, поступающие из микроконтроллера в этом случае). Естественно, без DMA тут не обойтись. В основном и нужны советы, возможно ли это вообще на каком-то микроконтроллере или забыть это дело и брать FPGA/CPLD.

я бы стал строить оценочный вариант на связке stm32(f107, f207) и небольшой фпга с двумя банками по 8МБ SDRAM, отсюда алгоритм:
stm32 нагребла данных по usb в первый банк, дернула автомат в фпга и стала наливать второй банк, тем временем первый банк вытряхивается независимо в ЦАП - потом "первые номера меняются со вторыми"..
после этого можно будет понять требования к времянкам, объему SDRAM и тыпы..
вместо stm32 можно поискать что-то более знакомое..

[microchaos]

я бы стал строить оценочный вариант на связке stm32(f107, f207) и небольшой фпга с двумя банками по 8МБ SDRAM, отсюда алгоритм:
stm32 нагребла данных по usb в первый банк, дернула автомат в фпга и стала наливать второй банк, тем временем первый банк вытряхивается независимо в ЦАП - потом "первые номера меняются со вторыми"..
после этого можно будет понять требования к времянкам, объему SDRAM и тыпы..
вместо stm32 можно поискать что-то более знакомое..

Здесь все проще - закачал данные в SDRAM один раз, а потом те же самые данные циклически передаешь в ЦАП.

Если данные передавать из компьютера через USB в реальном времени, то здесь уже нужен USB3, так как USB2 такого количества данных просто не потянет...

[jcxz]

Здесь все проще - закачал данные в SDRAM один раз, а потом те же самые данные циклически передаешь в ЦАП.

Если вам не нужно в реальном времени качать данные откуда-то, а можно проигрывать заранее записанные данные (из ОЗУ), то можно сделать дёшево и сердито:
CY7C68013A+какая-нить подходящая микросхема памяти с пакетным обращением (или микросхема FIFO-памяти).
На x51-ядре CY7C68013A эмулируем старт пакета (управляющие сигналы), далее через GPIF наполняем ОЗУ.
Проигрывание: опять же - формируем сигналы для старта пакета на x51. Наверное потребуется добавить немножко логики.
Будет огромный запас по частоте и никаких джиттеров.
Можно ещё попробовать использовать ИС FIFO (не силён в них) вместо ИС RAM.

Ещё вариант: просто CY7C68013A + мультиплексор на её параллельные выходы. Их там 16, а макс. частота CY7C68013A до 48МГц. Так что может удастся обойтись даже без внешней ОЗУ

[sonycman]

Ещё вариант: просто CY7C68013A + мультиплексор на её параллельные выходы. Их там 16, а макс. частота CY7C68013A до 48МГц. Так что может удастся обойтись даже без внешней ОЗУ

И каким образом 48 мегагерцовый чип будет выставлять данные на скорости 80 МГц?

[jcxz]

И каким образом 48 мегагерцовый чип будет выставлять данные на скорости 80 МГц?

Лень открывать даташит, но если его можно завести на 40МГц, то мультиплексор на 16-битной шине творит чудеса

не только 48 МГц, но еще и шина 8 бит.
правильно будет

А вы моё письмо внимательнее прочитайте. Там шина 16бит

Я так понимаю основная надежда это на ОЗУ (наверное внешние, потому что внутреннего 4 кБ), да еще такое которое само сможет на АЦП данные выдавать, ну тогда можно и другой любой чип брать...

Ещё раз - прочитайте письмо прежде чем отвечать.
Выдавать такты на ОЗУ сможет внешний генератор+небольшая обвязка из логики. А ядра x51 должно хватить для формирования сигналов управления этим хозяйством (разрешения/чтения/записи).

[Golikov A.]

Лень открывать даташит, но если его можно завести на 40МГц, то мультиплексор на 16-битной шине творит чудеса

может если не ленится, и почитать

А вы моё письмо внимательнее прочитайте. Там шина 16бит

то можно увидеть что шина 8 бит, хотя вы не привели конкретного контроллера, может есть еще какие -то

Ещё раз - прочитайте письмо прежде чем отвечать.
Выдавать такты на ОЗУ сможет внешний генератор+небольшая обвязка из логики. А ядра x51 должно хватить для формирования сигналов управления этим хозяйством (разрешения/чтения/записи).

если есть ОЗУ которое при помощи внешней логики генерирует посылку данных на АЦП, а также рефрешиться что надо в случае современных озу, и прочее, то можно поставить любой контроллер.