Проблема с JTAG, Вместо цепочки в iMPACT unknow bypass Опции

[proton17]

Всем привет! Столкнулся с такой проблемой: есть плата на присутствует следующая цепочка XCF32 -> Virtex-4 FX140 -> IDT72T18125 (FIFO). Соединенны правильно) Подключаю Xilinx USB Platform Cabel II, запускаю iMPACT 13.3, пытаюсь инициализировать цепочку и вместо ожидаемых устройств получаю Unknow Bypass... Кто-нибудь сталкивался с похожими проблемами? Хотел добавить, что на предыдущей реализации платы FIFO в цепочке отсутствовало, так что валю все на него, но возможности его закоротить нет, к сожалению, только выпаять, а это не желательно.

[litv]

видимо Вы не включили jtag в fifo. Это нужно управлять сигналом TRST.

TRST is an asynchronous reset pin for the JTAG controller. The JTAG TAP controller does not automatically
INPUT reset upon power-up, thus it must be reset by either this signal or by setting TMS= HIGH for five TCK cycles.
If the TAP controller is not properly reset then the FIFO outputs will always be in high-impedance. If the JTAG
function is used but the user does not want to use TRST, then TRST can be tied with MRS to ensure proper
FIFO operation. If the JTAG function is not used then this signal needs to be tied to GND.

[proton17]

видимо Вы не включили jtag в fifo. Это нужно управлять сигналом TRST.

TRST is an asynchronous reset pin for the JTAG controller. The JTAG TAP controller does not automatically
INPUT reset upon power-up, thus it must be reset by either this signal or by setting TMS= HIGH for five TCK cycles.
If the TAP controller is not properly reset then the FIFO outputs will always be in high-impedance. If the JTAG
function is used but the user does not want to use TRST, then TRST can be tied with MRS to ensure proper
FIFO operation. If the JTAG function is not used then this signal needs to be tied to GND.

Уже была такая мысль, посмотрел схему, там TRST соединен с MRS и подключен к выводу ПЛИС без всяких утяжек, т.е. по идеи на нем Z. Пробовал через импакт подать последовательность 5 TCK при TMS=1. Не помогло. А соединение между всеми вывода разработчик заботливо упрятал во внутренние слои(((