Кривой сигнал TDO в JTAG Zynq 7000 Опции

[Gerret]

Приветствую, господа форумчане.

Если тема такая была, ткните пожалуйста носом, не смог найти...

Для начала немного о системе:

1) Использован модуль Trenz TE0720.
2) JTAG к нему подключен на прямую.
3) Программатор Digilent HS2 rev. A

Вот так выглядит сигнал TDO при программировании логической части Zynq:




Логика прошивается нормально и даже начинает работать, но при попытке запустить программу на исполнение из SDK, получаю вот такую ошибку:

Код

INFO  : Processor reset is completed for ps7_cortexa9_0
INFO  : PS initialization will be done as it is not done before.
INFO  : Running PS initialization....
ERROR : Unexpected error while launching program. java.lang.RuntimeException: Error while running ps7_init method.
Cannot write to target


    Cannot access JTAG-DP: invalid ACK value (0x00, expected=0x02)
    Error Address = 0xf8000b50


    at com.xilinx.sdk.targetmanager.internal.TM.run_ps7_init(Unknown Source)
    at com.xilinx.sdk.targetmanager.internal.TM.runPs7Init(Unknown Source)

И ПЛИС перезапускается "забывая" прописанную перед этим логическую структуру.

Подскажите, где может быть засада!

[Raven]

Думаю, что вы не на том сосредоточились. Сосуществование активных тактов TCK и Z-state TDO - дело нормальное, такое будет встречаться, если : 1) TAP находится не в одном из двух состояний, когда он только и имеет право активно драйвить TDO (Shift-IR, Shift-DR); 2) с помощью TCK и TMS происходит перевод TAP'а из одного состояния в другое.

Наводки одного сигнала на другой - тоже в пределах нормы, тем более, что из сказанного/проэкспериментированного мы не можем различить - наводки ли это в самой наблюдаемой схеме, или на щупах наблюдения.

К тому же - раз через этот же интерфейс конфигурирование FPGA прошло хорошо, вряд ли есть проблемы на аппаратном уровне. Для начала я бы проверил, правильно ли сконфигурирована программная часть доступа к ARM TAP'у, там ли он ищется в цепочке согласно настройкам и т.д. Если есть теоретическая возможность установить контакт с этим TAP'ом (со штатными тулами, или через другие) без привязки к загрузке FPGA, или вообще как-то иначе - попробовал бы это.

Если все же подозреваете аппаратную проблему при доступе к ARM TAP'у - тогда нужно отслеживать и разглядывать опять-таки именно эти транзакции, а не конфигурирование FPGA, причем с начала, и трекая изменение состояния TAP'а (а значит, надо все входные сигналы протоколировать, а не только TCK).