Простые вопросы по кортексам Опции

[vladimir_orl]

Здравствуйте. Насколько я понимаю, вопросы по кортексам тоже сюда писать?

Так как к кортексам только подступаю, а отладочную плату привезти обещают в обозримом будущем, то изучаю их по даташитам и кейлу (до 32 кБ он условно-бесплатный).
Имеются совсем дилетантскае вопросы. Смотрю на примере LPC1102 и LPC1311.

1. Почему в кейле нет симуляции периферии кортексов? Или это я плохо смотрел? Можно ли как её подключить? Есть ли там понятие Fast GPIO?

2. Каковы наклюдные расходы (примерно в тактах) входа в обработчик внешних прерываний? Есть ли смысл программу писать а ассемблере?

3. Насколько я понял, блоки MAM отсутствует и FIQ отсутствуют? Или у кортексов с выборкой команд всё хорошо? Программа может выполняться только из флеша?

5. Можно ли настроить выход из спящего режима по SPI? По завершению приёма байта или по приёму первого бита? Или просыпание лучше завести от внешнего прерывания?

6. Сколько примерно тактов (если не сложно ответить) будет занимать каждая команда в таком вот простом коде:

Код

int i = 0;
int datas[1000];

for (i = 0; i < 1000; ++i){
    datas[i] = IOPIN;
}

[vladimir_orl]

плохо смотрели. Все там есть

У меня keil4. Контроллер - LPC1102. Создал проект, откомпилил.
Запустил дебаггер.
Смотрю перифералс. А там только Cjre Peripherals. Или так и должно быть?
Хотелось бы и порты ввода-вывода и таймеры и etc.

[esaulenka]

У меня keil4. Контроллер - LPC1102. Создал проект, откомпилил.
Запустил дебаггер.
Смотрю перифералс. А там только Cjre Peripherals. Или так и должно быть?
Хотелось бы и порты ввода-вывода и таймеры и etc.

Большую часть периферии в кейле перенесли в новый механизм: View -> System Viewer, потыкайте по меню (этот пункт появляется только в активной дебаг-сессии).


PS сильно заморачиваться подсчётом тактов на кортексах не стоит. Куча шин, хитро связанных друг с другом, каждая со своей частотой и таймаутами, ведомыми только разработчику чипа. Меряйте окончательную производительность, это интересней.
Особенно заметна эта проблема на low-end чипах, когда производитель сосредотачивается на энерго- и деньго-сберегающих технологиях, а не на скорости.
Я как-то экспериментировал с SSP (продвинутый SPI) на LPC1111.
Тупой код

Код

while (len--)
{
   while (STATUS_REG == BUSY);
   DATA_REG = *data++;
}

Работал на порядок, наверное, медленнее, чем должно было быть по результатам подсчёта тактов. Переделал в критичных местах на использование аппаратного FIFO, убрав часть запросов к регистру статуса - стало заметно быстрее.

[toweroff]

PS сильно заморачиваться подсчётом тактов на кортексах не стоит.

+
хотя все такты и расписаны (конвеер отключим ), никто не будет, на мой взгляд, заниматься настолько глубоко симуляцией. Расчет времени возможно. Кейл даже может что-т показать в плане времени. Да вот все никак не было возможности проверить, потому как отдельный камень со всей своей периферией - это сферический конь. Как там с ним и кто будет общаться - вот тут уже и все симуляторы сломались
Что касаемо времени критических обработок - грамотное распределение приоритетов прерываний, короткие обработчики и сохранение критических данных (по скорости) где-то в TCM

Куча шин, хитро связанных друг с другом, каждая со своей частотой и таймаутами, ведомыми только разработчику чипа.

Почему чипа? AHB и APB разве не стандартизированы ARM?

стало заметно быстрее.

у меня тоже софтварный UART на 8051 больше 9600 не мог, ему там еще кучу дел нужно было делать