Цитата(sergey sva @ Dec 23 2013, 20:13)
Да как раз такая мысль он будет считать траектории и прочее. Второе ядро связь tcp ip разбор команд. плис всю высокоскоростную логику генерация импульсов для 4 координат step dir управление цапами, подсчет скорости интерполяции, расчет положения по датчикам. (Ну и нужен запас, этот процессор и плис с хорошим запасом на будущие корректировки)
Как уйти от jtag, подключить флуш к контроллеру в нее загружать через ethernet, а из нее в плис контроллером в slave так?
Реально то сделать до что набросал на листочке может замечания какие есть?
Нет никаких препятствий прицепить jtag прямо к контроллеру и лить прошивку через сеть/usb без всякой флешки. В одном проекте я так конфигурирывал цепочку из нескольких десятков FPGA через CY7C68013 (подключение по USB). Правда, пришлось разобраться в специфике процесса прошивки.
А если флешка рядом с FPGA таки нужна для хранения каких-то данных, то ничто не мешает залить в неё нужное после прошивки самой FPGA (через "штатный" интерфейс с контроллером).
Цитата(sergey sva @ Dec 24 2013, 13:54)
Где можно посмотреть код эмулятора (verilog vhdl) sdram на двухпортовой памяти ?
Э...?
cpu core 32 bit на spartan3e
Dec 23 2013, 08:14
