Группа: Участник
Сообщений: 36
Регистрация: 8-06-05
Пользователь №: 5 827
Имеем FPGA Virtex2. Проект достаточно большой и умещается уже с трудом в кристалл. Если не ошибаюсь, то там предусмотрены специальные цепи для сброса(по аналогии с клоковыми цепями). Подскажите как на эту цепь вывести Reset? Да, и еще вопрос. Относительно логики работы все равно, будет сброс синхронным или асинхронным. Поэтому как лучше сделать? Предполагается, что не бывает ситуаций, когда отсутствует синхросигнал...
Группа: Свой
Сообщений: 64
Регистрация: 4-02-06
Пользователь №: 13 996
Цитата(deast @ Jun 8 2006, 09:23)
Проект достаточно большой и умещается уже с трудом в кристалл.
Обычно в таких случаях есть смысл "посинтезить" с различными синтезаторами - разница в качестве (площадь, частота) бывает существенной... Ну а RESET надежнее делать синхронным
RESET, Сброс в Xilinx
Jun 8 2006, 05:23
