ultra low power PLL, интересует наименьшее потребление. Ваттер-линия, так сказать Опции

[Dragon-fly]

Друзья!

Хочется понять, какое энергопотребление PLL можно заложить в общий бюджет микросхемы, если требуется длительная работа от батарейки?

Интересует предельно возможная оптимизация.

На design-reuse вижу цифирь 12 мВт. Но там универсальный модуль с папаметрами. А если без параметров? Любой удобный кристалл/TCXO в 1600 МГц?

Какова связь с техпроцессом? Прямая или не очень?

Еще: в статье по ссыле http://airccse.org/journal/vlsi/papers/0610vlsics1 говорят, что в САПР-е получили 50 мкВт. Но с рядом оговорок. Процесс 45lp. Почему такие PLL редко используют на практике?

[Jurenja]

Классические (целочисленные) синтезаторы функционально устроены намного сложнее чем вариант, предложенный в статье - в ней из опорного сигнала 3.5 ГГц получают 7 ГГц. Схема вполне рабочая, но это всё, что она может делать.
Для того чтобы понять какой синтезатор вам нужен нужно знать какая опорная частота у вас есть и какие частоты из нее вам нужно получать - в каком диапазоне и с каким минимальным шагом. Если фазовые шумы (джиттер) синтезатора для вас не важны, то VCO на основе кольцевого генератора сможет сэкономить некоторое количество тока потребления.
Для понимания методов построения таких синтезаторов будет полезно погуглить фразу "целочисленная ФАПЧ" или (если удобнее на английском) "integer-N PLL".

[Dragon-fly]

Необходимо получить клок с одним и только одним значением в точности равным или чуть большим 1600 МГц. 1620 МГц годится. И даже 1640 - лишь бы работало. Опорная частота может быть любой. К примеру, если для экономии удобно повышать в 64 раза, - берём кристалл на 25 МГц, подаём на PLL с коэффициентом 64 и получаем желаемые 1600 МГц.

Фазовые шумы значение имеют. Но чтобы не растекаться, давайте пока ими пренебрежём.