ultra low power PLL, интересует наименьшее потребление. Ваттер-линия, так сказать Опции

[Dragon-fly]

Друзья!

Хочется понять, какое энергопотребление PLL можно заложить в общий бюджет микросхемы, если требуется длительная работа от батарейки?

Интересует предельно возможная оптимизация.

На design-reuse вижу цифирь 12 мВт. Но там универсальный модуль с папаметрами. А если без параметров? Любой удобный кристалл/TCXO в 1600 МГц?

Какова связь с техпроцессом? Прямая или не очень?

Еще: в статье по ссыле http://airccse.org/journal/vlsi/papers/0610vlsics1 говорят, что в САПР-е получили 50 мкВт. Но с рядом оговорок. Процесс 45lp. Почему такие PLL редко используют на практике?

[Jurenja]

В таком случае можно использовать кольцевой VCO и простой двоичный последовательный счетчик-делитель на постоянный коэффициент деления 64. При использовании проектных норм не хуже 180 нм имхо будет достаточно тока потребления 0.5...1 мА. Не исключено, что удасться получить 100 мкА - это зависит от технологии. Какую технологию планируете использовать?
Если опорная частота 25 МГц, то на выходе получите 25*64 = 1600 МГц ровно.