Modelsim: Error (vcom-1078), Identifier "GSR" is not directly visible. Опции

[count_enable]

Доброго времени суток,
Впервые столкнулся с таким эррором (Modelsim 10.2c, ISE 14.2):

Код

-- Loading entity s6_gtpwizard_v1_11_top
# ** Error: netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd(298709): (vcom-1078) Identifier "GSR" is not directly visible.
#
#    Potentially visible declarations are:
#         simprim.VCOMPONENTS.GSR at C:\Xilinx\14.2\ISE_DS\ISE\vhdl\src\simprims\simprim_Vcomponents_mti.vhd(23) (signal)
#         unisim.VCOMPONENTS.GSR at C:\Xilinx\14.2\ISE_DS\ISE\vhdl\src\unisims\unisim_VCOMP.vhd(22) (signal)
#
# ** Error: netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd(298711): (vcom-1078) Identifier "GTS" is not directly visible.
#
#    Potentially visible declarations are:
#         simprim.VCOMPONENTS.GTS at C:\Xilinx\14.2\ISE_DS\ISE\vhdl\src\simprims\simprim_Vcomponents_mti.vhd(24) (signal)
#         unisim.VCOMPONENTS.GTS at C:\Xilinx\14.2\ISE_DS\ISE\vhdl\src\unisims\unisim_VCOMP.vhd(23) (signal)
#
# ** Error: netgen/par/s6_gtpwizard_v1_11_top_timesim.vhd(298713): VHDL Compiler exiting
# ** Error: C:/MentorGraphics/modelsim/win64/vcom failed.
# Error in macro ./DEMO_TB.tdo line 23
# C:/MentorGraphics/modelsim/win64/vcom failed.

В нете нашел только похожее при конфликте библиотек для signed/unsigned типов, но это не тот случай.

[RobFPGA]

Приветствую!

GSR, GTS и другие чудные зверушки живут в отдельном домике расположенном :
рйон_где_стоит_ise/ISE/verilog/src/glbl.v

Cодержит симуляцию аппартного сброса FPGA при включении питания и загрузки прошивки.
Компилируется отдельно и подключается как второй TOP совместно с Вашим top_модулем.

Иногда правда при генерации пост-route модели возможно включение данного модуля непосредственно в файл генерируемой модели (но это для verilog).

Успехов! Rob.

[o_khavin]

Приветствую!

GSR, GTS и другие чудные зверушки живут в отдельном домике расположенном :
рйон_где_стоит_ise/ISE/verilog/src/glbl.v

Cодержит симуляцию аппартного сброса FPGA при включении питания и загрузки прошивки.
Компилируется отдельно и подключается как второй TOP совместно с Вашим top_модулем.

Иногда правда при генерации пост-route модели возможно включение данного модуля непосредственно в файл генерируемой модели (но это для verilog).

Успехов! Rob.

Кеп намекает, что у топикстартера VHDL. Или Вы предлагаете отдельно добавить glbl.v в VHDL-проект Моделсима?
UPD: Поковырял доки Xilinx-а. Похоже что действительно нужно добавлять в проект Моделсима glbl.v и для VHDL-я тоже. Странный вариант, я думал для VHDL-я отдельная библиотека есть с глобальными сигналами.

Либы подключал в моделсиме напрямую vmap. Сначала unisim, потом когда пожаловалось на отсутствие simprim добавил и его. Тестбенч от ксайлинкса, работает в Isim для behavioral, но мне надо post-route.

А точно unisim нужен? Насколько я помню, в post-route именно simprim используется. Попробуйте unisim отключить.
UPD: Если дело действительно в отсутствии глобальных сигналов в библиотеке, то добавление glbl.v в проект может помочь. Там простой файл с объявлением глобальных сигналов и их принудительным дёрганием в начале симуляции. Нужно только не забыть в настройках самой симуляции добавить и верхний уровень бенча и модуль glbl, т.к. на него (по крайней мере в verilog-версии библиотек) идёт прямая ссылка на верхний уровень иерархии. Т.е. этот glbl должен там быть.
UPD2: Ещё есть вариант, поставить в настройках netgen-а галки "Bring Out Global Tristate Net as a Port" и "Bring Out Global Set/Reset Net as a Port", чтобы эти GTS и GSR были добавлены в список портов модуля, и дёргать их вручную, из тестбенча.

Сообщение отредактировал o_khavin - Jan 9 2014, 17:56