реклама на сайте
подробности

 
 
> SAM9G45 + DDR2, Оцените топологию печатной платы
Viktor_Spb
сообщение Jan 22 2014, 12:40
Сообщение #1





Группа: Новичок
Сообщений: 7
Регистрация: 9-10-12
Пользователь №: 73 881



Добрый день!

Оцените топологию печатной платы...

При подключении к плате через SAM-BA выводится сообщение:
External RAM initialization failed. External RAM access is required to run applets. Continue?

Изменение параметров в tcl-файле не помогает. Оригинальная плата, на основе которой делалась рассматриваемая, работает нормально с tcl-файлом по-умолчанию. Компоненты на обеих платах полностью идентичные.

Прикрепленный файл  module_9g45.pdf ( 1.33 мегабайт ) Кол-во скачиваний: 485
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
Viktor_Spb
сообщение Jan 23 2014, 06:23
Сообщение #2





Группа: Новичок
Сообщений: 7
Регистрация: 9-10-12
Пользователь №: 73 881



> Опору DDR_VREF кто формирует?

Схема питания:

Прикрепленное изображение


А разводка отличается принципиально чем-то?

Разводка сделана заново, собственна, как и схема нарисованна собственными силами.
Оригинальная плата SK-9G45-OEM, но на неё нет ни схемы, ни топологии. Схема рисовалась на основе AT91SAM9G45-EK Evaluation Kit.
Вот, собственно, оригинальная схема:

Прикрепленный файл  SAM9G45_Board_Schematic.pdf ( 280.47 килобайт ) Кол-во скачиваний: 314
Go to the top of the page
 
+Quote Post
HardJoker
сообщение Jan 23 2014, 07:06
Сообщение #3


Знающий
****

Группа: Свой
Сообщений: 995
Регистрация: 3-06-05
Пользователь №: 5 713



Цитата(Viktor_Spb @ Jan 23 2014, 09:23) *
> Опору DDR_VREF кто формирует?

Схема питания:

Прикрепленное изображение


А разводка отличается принципиально чем-то?

Разводка сделана заново, собственна, как и схема нарисованна собственными силами.
Оригинальная плата SK-9G45-OEM, но на неё нет ни схемы, ни топологии. Схема рисовалась на основе AT91SAM9G45-EK Evaluation Kit.
Вот, собственно, оригинальная схема:

Прикрепленный файл  SAM9G45_Board_Schematic.pdf ( 280.47 килобайт ) Кол-во скачиваний: 314


1. Компоненты C5,C12,R8,R9 должны стоять на минимальном расстоянии от выв.J2/D3. Реальное их расположение по имеющейся топологии разобрать не смог.
2. Необходимо измерить уровень пульсаций эл.питания DDR. Топология DC-DC с точки зрения минимизации пульсаций не оптимальная. Проводники L3-C21, L3-C33 тонкие. Качество подключение земляных обкладок C21,C33 определить сложно. Но достаточно 2-х via на сплошной полигон.
3. Контроллер памяти и DDR должны иметь общее эл.питание. Обозначения цепей на скрине и *.pdf трудно читаемы.
Go to the top of the page
 
+Quote Post
Viktor_Spb
сообщение Jan 23 2014, 09:39
Сообщение #4





Группа: Новичок
Сообщений: 7
Регистрация: 9-10-12
Пользователь №: 73 881



1. Компоненты C5,C12,R8,R9 должны стоять на минимальном расстоянии от выв.J2/D3. Реальное их расположение по имеющейся топологии разобрать не смог.

Прикрепленное изображение
Прикрепленное изображение
Прикрепленное изображение


Компоненты C5,C12,R8,R9 стоят на расстоянии ~7,5 мм от памяти и на расстоянии ~16 мм от процессора. Ширина дорожки ~0,12 мм. Возможно маловато.

2. Необходимо измерить уровень пульсаций эл.питания DDR. Топология DC-DC с точки зрения минимизации пульсаций не оптимальная. Проводники L3-C21, L3-C33 тонкие. Качество подключение земляных обкладок C21,C33 определить сложно. Но достаточно 2-х via на сплошной полигон.

Подключение земляных обкладок C21,C33 к землянному полигону через одно via.
Пульсации на C21 (+1 V) - 2,9 мВ
Пульсации на C33 (+1.8 V) - 2,5 мВ
Пульсации на R9 (DDR_VREF, +0.9 V) - 0,6 мВ

3. Контроллер памяти и DDR должны иметь общее эл.питание. Обозначения цепей на скрине и *.pdf трудно читаемы.

Цепи питания памяти и контроллера памяти общие.

Если несложно, могли бы Вы проверить на схеме в pdf-ке правильность подключения линий DDR_DQM0, DDR_DQM1, DDR_DQS0, DDR_DQS1, DDR2_BA0, DDR_BA1. Не очень в них уверен...
Go to the top of the page
 
+Quote Post
HardJoker
сообщение Jan 23 2014, 10:47
Сообщение #5


Знающий
****

Группа: Свой
Сообщений: 995
Регистрация: 3-06-05
Пользователь №: 5 713



Цитата(Viktor_Spb @ Jan 23 2014, 12:39) *
1. Компоненты C5,C12,R8,R9 должны стоять на минимальном расстоянии от выв.J2/D3. Реальное их расположение по имеющейся топологии разобрать не смог.

Компоненты C5,C12,R8,R9 стоят на расстоянии ~7,5 мм от памяти и на расстоянии ~16 мм от процессора. Ширина дорожки ~0,12 мм. Возможно маловато.

2. Необходимо измерить уровень пульсаций эл.питания DDR. Топология DC-DC с точки зрения минимизации пульсаций не оптимальная. Проводники L3-C21, L3-C33 тонкие. Качество подключение земляных обкладок C21,C33 определить сложно. Но достаточно 2-х via на сплошной полигон.

Подключение земляных обкладок C21,C33 к землянному полигону через одно via.
Пульсации на C21 (+1 V) - 2,9 мВ
Пульсации на C33 (+1.8 V) - 2,5 мВ
Пульсации на R9 (DDR_VREF, +0.9 V) - 0,6 мВ

3. Контроллер памяти и DDR должны иметь общее эл.питание. Обозначения цепей на скрине и *.pdf трудно читаемы.

Цепи питания памяти и контроллера памяти общие.

Если несложно, могли бы Вы проверить на схеме в pdf-ке правильность подключения линий DDR_DQM0, DDR_DQM1, DDR_DQS0, DDR_DQS1, DDR2_BA0, DDR_BA1. Не очень в них уверен...


По топологии и пульсациям вопросы снимаются. Ошибка, похоже, в схемотехнике. В схеме module_9g45.pdf сигнал DDR_A13 (выв.J15/D1:4) подключен на вход BA0 (выв.L2/D3). В этом случае нарушается диаграмма выбора адреса - стр.92, Figure 45: Multibank Activate Restriction. На время выбора адреса номер банка изменяться не может.
Прикрепленные файлы
Прикрепленный файл  4542Gb_DDR2.pdf ( 1.99 мегабайт ) Кол-во скачиваний: 48
 
Go to the top of the page
 
+Quote Post
Viktor_Spb
сообщение Jan 23 2014, 12:18
Сообщение #6





Группа: Новичок
Сообщений: 7
Регистрация: 9-10-12
Пользователь №: 73 881



По топологии и пульсациям вопросы снимаются. Ошибка, похоже, в схемотехнике. В схеме module_9g45.pdf сигнал DDR_A13 (выв.J15/D1:4) подключен на вход BA0 (выв.L2/D3). В этом случае нарушается диаграмма выбора адреса - стр.92, Figure 45: Multibank Activate Restriction. На время выбора адреса номер банка изменяться не может.

Я могу не использовать DDR_A13, например, посадить линию BA0 на землю и оставить DDR_BA0 -> BA1, DDR_BA1 -> BA2. Или это не поможет??

P.S. Возможно написал какую-то глупость.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Viktor_Spb   SAM9G45 + DDR2   Jan 22 2014, 12:40
- - HardJoker   Цитата(Viktor_Spb @ Jan 22 2014, 15:40) Д...   Jan 22 2014, 13:33
- - NicholasR   А разводка отличается принципиально чем-то?   Jan 23 2014, 04:14
|- - HardJoker   Цитата(Viktor_Spb @ Jan 23 2014, 15:18) П...   Jan 23 2014, 13:33
|- - Viktor_Spb   Цитата(HardJoker @ Jan 23 2014, 17:33) Да...   Jan 27 2014, 05:38
|- - Jury093   Цитата(Viktor_Spb @ Jan 27 2014, 09:38) П...   Jan 27 2014, 10:00
|- - HardJoker   Цитата(Viktor_Spb @ Jan 27 2014, 08:38) Н...   Jan 27 2014, 10:32
- - lemorus   Согласен, разведено нормально, топология должна ра...   Jan 27 2014, 05:11
- - Viktor_Spb   Похоже дело всё-таки не в промывке плат. Попробова...   Jan 31 2014, 06:32
- - Viktor_Spb   Проблема была в правильности подключении DDR2_BA0,...   Feb 14 2014, 11:47


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 30th July 2025 - 13:10
Рейтинг@Mail.ru


Страница сгенерированна за 0.0146 секунд с 7
ELECTRONIX ©2004-2016