SAM9G45 + DDR2, Оцените топологию печатной платы Опции

[Viktor_Spb]

Добрый день!

Оцените топологию печатной платы...

При подключении к плате через SAM-BA выводится сообщение:
External RAM initialization failed. External RAM access is required to run applets. Continue?

Изменение параметров в tcl-файле не помогает. Оригинальная плата, на основе которой делалась рассматриваемая, работает нормально с tcl-файлом по-умолчанию. Компоненты на обеих платах полностью идентичные.

 module_9g45.pdf ( 1.33 мегабайт ) Кол-во скачиваний: 485

[Viktor_Spb]

> Опору DDR_VREF кто формирует?

Схема питания:



А разводка отличается принципиально чем-то?

Разводка сделана заново, собственна, как и схема нарисованна собственными силами.
Оригинальная плата SK-9G45-OEM, но на неё нет ни схемы, ни топологии. Схема рисовалась на основе AT91SAM9G45-EK Evaluation Kit.
Вот, собственно, оригинальная схема:

 SAM9G45_Board_Schematic.pdf ( 280.47 килобайт ) Кол-во скачиваний: 314

[HardJoker]

> Опору DDR_VREF кто формирует?

Схема питания:



А разводка отличается принципиально чем-то?

Разводка сделана заново, собственна, как и схема нарисованна собственными силами.
Оригинальная плата SK-9G45-OEM, но на неё нет ни схемы, ни топологии. Схема рисовалась на основе AT91SAM9G45-EK Evaluation Kit.
Вот, собственно, оригинальная схема:

 SAM9G45_Board_Schematic.pdf ( 280.47 килобайт ) Кол-во скачиваний: 314

1. Компоненты C5,C12,R8,R9 должны стоять на минимальном расстоянии от выв.J2/D3. Реальное их расположение по имеющейся топологии разобрать не смог.
2. Необходимо измерить уровень пульсаций эл.питания DDR. Топология DC-DC с точки зрения минимизации пульсаций не оптимальная. Проводники L3-C21, L3-C33 тонкие. Качество подключение земляных обкладок C21,C33 определить сложно. Но достаточно 2-х via на сплошной полигон.
3. Контроллер памяти и DDR должны иметь общее эл.питание. Обозначения цепей на скрине и *.pdf трудно читаемы.

[Viktor_Spb]

1. Компоненты C5,C12,R8,R9 должны стоять на минимальном расстоянии от выв.J2/D3. Реальное их расположение по имеющейся топологии разобрать не смог.



Компоненты C5,C12,R8,R9 стоят на расстоянии ~7,5 мм от памяти и на расстоянии ~16 мм от процессора. Ширина дорожки ~0,12 мм. Возможно маловато.

2. Необходимо измерить уровень пульсаций эл.питания DDR. Топология DC-DC с точки зрения минимизации пульсаций не оптимальная. Проводники L3-C21, L3-C33 тонкие. Качество подключение земляных обкладок C21,C33 определить сложно. Но достаточно 2-х via на сплошной полигон.

Подключение земляных обкладок C21,C33 к землянному полигону через одно via.
Пульсации на C21 (+1 V) - 2,9 мВ
Пульсации на C33 (+1.8 V) - 2,5 мВ
Пульсации на R9 (DDR_VREF, +0.9 V) - 0,6 мВ

3. Контроллер памяти и DDR должны иметь общее эл.питание. Обозначения цепей на скрине и *.pdf трудно читаемы.

Цепи питания памяти и контроллера памяти общие.

Если несложно, могли бы Вы проверить на схеме в pdf-ке правильность подключения линий DDR_DQM0, DDR_DQM1, DDR_DQS0, DDR_DQS1, DDR2_BA0, DDR_BA1. Не очень в них уверен...

[HardJoker]

1. Компоненты C5,C12,R8,R9 должны стоять на минимальном расстоянии от выв.J2/D3. Реальное их расположение по имеющейся топологии разобрать не смог.

Компоненты C5,C12,R8,R9 стоят на расстоянии ~7,5 мм от памяти и на расстоянии ~16 мм от процессора. Ширина дорожки ~0,12 мм. Возможно маловато.

2. Необходимо измерить уровень пульсаций эл.питания DDR. Топология DC-DC с точки зрения минимизации пульсаций не оптимальная. Проводники L3-C21, L3-C33 тонкие. Качество подключение земляных обкладок C21,C33 определить сложно. Но достаточно 2-х via на сплошной полигон.

Подключение земляных обкладок C21,C33 к землянному полигону через одно via.
Пульсации на C21 (+1 V) - 2,9 мВ
Пульсации на C33 (+1.8 V) - 2,5 мВ
Пульсации на R9 (DDR_VREF, +0.9 V) - 0,6 мВ

3. Контроллер памяти и DDR должны иметь общее эл.питание. Обозначения цепей на скрине и *.pdf трудно читаемы.

Цепи питания памяти и контроллера памяти общие.

Если несложно, могли бы Вы проверить на схеме в pdf-ке правильность подключения линий DDR_DQM0, DDR_DQM1, DDR_DQS0, DDR_DQS1, DDR2_BA0, DDR_BA1. Не очень в них уверен...

По топологии и пульсациям вопросы снимаются. Ошибка, похоже, в схемотехнике. В схеме module_9g45.pdf сигнал DDR_A13 (выв.J15/D1:4) подключен на вход BA0 (выв.L2/D3). В этом случае нарушается диаграмма выбора адреса - стр.92, Figure 45: Multibank Activate Restriction. На время выбора адреса номер банка изменяться не может.

Прикрепленные файлы

 4542Gb_DDR2.pdf ( 1.99 мегабайт ) Кол-во скачиваний: 48

 

[Viktor_Spb]

По топологии и пульсациям вопросы снимаются. Ошибка, похоже, в схемотехнике. В схеме module_9g45.pdf сигнал DDR_A13 (выв.J15/D1:4) подключен на вход BA0 (выв.L2/D3). В этом случае нарушается диаграмма выбора адреса - стр.92, Figure 45: Multibank Activate Restriction. На время выбора адреса номер банка изменяться не может.

Я могу не использовать DDR_A13, например, посадить линию BA0 на землю и оставить DDR_BA0 -> BA1, DDR_BA1 -> BA2. Или это не поможет??

P.S. Возможно написал какую-то глупость.

[HardJoker]

По топологии и пульсациям вопросы снимаются. Ошибка, похоже, в схемотехнике. В схеме module_9g45.pdf сигнал DDR_A13 (выв.J15/D1:4) подключен на вход BA0 (выв.L2/D3). В этом случае нарушается диаграмма выбора адреса - стр.92, Figure 45: Multibank Activate Restriction. На время выбора адреса номер банка изменяться не может.

Я могу не использовать DDR_A13, например, посадить линию BA0 на землю и оставить DDR_BA0 -> BA1, DDR_BA1 -> BA2. Или это не поможет??

P.S. Возможно написал какую-то глупость.

Да, может получиться.

[Viktor_Spb]

Да, может получиться.

Не очень помогло! Не заработало

Появилось желание помыть платы в УЗ-ванне. Микросхемы BGA поялись на фирме, где делались платы. Остальные компоненты, монтировались местными силами. Попробовал включить вторую плату, так на ней даже процессор не всегда заводится (не всегда начинает работать кварц), правильнее сказать обычно он не запускается.

Можно попробовать написать тестовую программу для проверки памяти силами микросхемы CPU, пока правда непонятно как.

[Jury093]

Появилось желание помыть платы в УЗ-ванне. Микросхемы BGA поялись на фирме, где делались платы. Остальные компоненты, монтировались местными силами. Попробовал включить вторую плату, так на ней даже процессор не всегда заводится (не всегда начинает работать кварц), правильнее сказать обычно он не запускается.

помыть никогда не вредно - проверьте в доках можно ли мыть кварцы и катушки в УЗ..
как вариант, попробовать кварц в другом корпусе или на другую частоту, заменить кондюки около кварца - раз идет неустойчивый запуск..
по монтажке, на мой вкус, от PMIC до катушек и далее проводники (а лучше полигоны) пожирнее и via по питанию, как минимум дублировать..
шарик gndosc на землю прибит?

Можно попробовать написать тестовую программу для проверки памяти силами микросхемы CPU, пока правда непонятно как.

на сайте Атмела раздают devpack софта (под keil, iar и gcc), там есть исходники бутлоадера, на его основе можно на асме написать несложную софтину для запуска из SRAM.. посредством которой потестировать железо..