PCI Express ядро от Xilinx, Обмен происходит только по одному двойному слову. Опции

[AlphaMil]

Использую сгенерированное ядро PCIE от Xilinx. Для приема и отправки данных используются модули из примера для этого ядра. С помощью ChipScope смотрю содержимое поля Lenght в TLP (на шине AXI). Оно всегда равно 0x001. Перерыл инет, кто говорит, что это ограничение самого ядра, кто - на шине висит устройство, которое может обмениваться только по одному двойному слову (у меня - точно не висит такого устройства). Может уже кто сталкивался и решил эту проблему? Может порекомендуете другое какое ядра (ПЛИС Kintex7, использую аппаратный блок).

[SM]

DMA нужна на стороне PC, чтобы PC могла инициировать обмен в режиме bus master, так как когда мастером на шине процессор, то обмен, как правило только словами идет, особенно на чтение данных из железки. На запись на некоторых материнках можно добиться бурста, но именно на некоторых и не обязательно. А если Ваша железяка берет управление транзакциями на себя, то она уже может смело данные пачками гнать.

То есть имеется в виду DMA-доступ в память PC, а не вашей железки.

[o_khavin]

То есть имеется в виду DMA-доступ в память PC, а не вашей железки.

Имеется ввиду то, что написано. А именно в XAPP 1171:

This design demonstrates how to use the AXI Memory Mapped to PCI Express IP to perform high-throughput data transfers over a PCI Express link. To accomplish this, a Scatter Gather capable DMA engine is paired with the PCI Express IP. The DMA engine allows the FPGA to manage the data transfer over the PCI Express link to increase throughput and decrease processor utilization on the Root Complex side of the PCI Express link.

Т.е. нужно нечто, что будет обеспечивать DMA-трансферы на стороне FPGA.

Если не трудно, скажите номер ref design (или ссылку на него). Кстати платка KC705. Спасибо.

Тынц.

Сообщение отредактировал o_khavin - Feb 3 2014, 19:21