реклама на сайте
подробности

 
 
> Вопрос по регенерации в SDRAM
Geymur
сообщение Jan 13 2014, 12:29
Сообщение #1





Группа: Новичок
Сообщений: 4
Регистрация: 13-01-14
Пользователь №: 80 008



Здравствуйте,
Так ли необходимо проводить циклы автоматической регенерации строк SDRAM каждые 64мс если система гарантирует корректное обращение к каждой строке (по записи или чтению) за меньшее время ? Помнится, для FP DRAM такой вопрос не стоял. Достаточно было простого перебора строк (RoR). В документации на микросхему предписывается обязательное проведение циклов регенерации.

Поясню ситуацию. Делаю кольцевой буфер на SDRAM от Micron. Эти приборы поддерживают независимую работу всех 4 банков (не закрывая банк можно активировать другие).
Частота следования данных - 100 МГц, частота SDRAM - 100 МГц. При условии чередования банков и длине burst 4, можно обеспечить запись информации в каждом такте. Причем, каждый burst будет направлен в следующую строку.

Все замечательно, но циклы REFRESH портят всю картину. Придется увеличивать частоту SDRAM (задействовать еще 1 PLL), городить FIFO, да и управляющий автомат усложнится в разы.

Спасибо заранее.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
ig_f
сообщение Feb 14 2014, 13:37
Сообщение #2


Участник
*

Группа: Участник
Сообщений: 47
Регистрация: 18-11-11
Пользователь №: 68 381



Не хотел создавать новую тему, так что кину вопрос здесь...
Насчет 8ми команд рефреша подряд поясните пожалуйста. Память другая (INFINEON HYB25D25616BС]), но в доке есть подобное:

The refresh addressing is generated by the internal refresh controller. This makes the address bits “Don’t
Care” during an Auto Refresh command. The 256Mb DDR SDRAM requires Auto Refresh cycles at an aver-
age periodic interval of 7.8 us (maximum).
To allow for improved efficiency in scheduling and switching between tasks, some flexibility in the absolute
refresh interval is provided. A maximum of eight Auto Refresh commands can be posted in the system,
meaning that the maximum absolute interval between any Auto Refresh command and the next Auto Refresh
command is 9 * 7.8 us (70.2 us). This maximum absolute interval is short enough to allow for DLL updates
internal to the DDR SDRAM to be restricted to Auto Refresh cycles, without allowing too much drift in t AC
between updates.

Первый и второй абзац как-то не стыкуются...
Я слабо понял, как это трактовать и как использовать. То есть даешь команду авторефреш и далее в течении 70.2 мкс творишь с данными что хочешь?
В первый раз с динамической памятью разбираюсь, так что наставьте на верный путь)
Go to the top of the page
 
+Quote Post
SM
сообщение Feb 15 2014, 08:45
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Цитата(ig_f @ Feb 14 2014, 17:37) *
Насчет 8ми команд рефреша подряд поясните пожалуйста.


Об этом в JESD написано...

When the refresh cycle has completed, all banks of the DDR2 SDRAM will be in the precharged (idle) state. A delay between the Refresh command (REF) and the next Activate command or subsequent refresh command must be greater than or equal to the Refresh cycle time (tRFC).
To allow for improved efficiency in scheduling and switching between tasks, some flexibility in the absolute refresh interval is provided. A maximum of eight Refresh commands can be posted to any given DDR2 SDRAM, meaning that the maximum absolute interval between any Refresh command and the next Refresh command is 9 * tREFI.


Можете давать одну команду регенерации один раз в tREFI, а можете подряд напихать ей в конвейер до 8-ми регенераций с интервалом tRFC, а следующую пачку регенераций давать через N*tREFI.
Go to the top of the page
 
+Quote Post

Сообщений в этой теме
- Geymur   Вопрос по регенерации в SDRAM   Jan 13 2014, 12:29
- - RobFPGA   Приветствую! Если Вы гарантировано будете реф...   Jan 13 2014, 15:25
|- - SM   Цитата(RobFPGA @ Jan 13 2014, 19:25) поск...   Jan 13 2014, 16:46
|- - des00   Цитата(SM @ Jan 13 2014, 10:46) А это вер...   Jan 14 2014, 02:32
|- - SM   Цитата(des00 @ Jan 14 2014, 06:32) Вопро ...   Jan 14 2014, 08:13
|- - des00   Цитата(SM @ Jan 14 2014, 03:13) Если посм...   Jan 16 2014, 05:03
|- - Bad0512   Оффтопик : А какой вообще может быть глобальный см...   Jan 16 2014, 07:24
- - des00   REFRESH = ACT(ba, rowa) + PRECHARGE(ba). если пери...   Jan 13 2014, 16:11
- - Geymur   Спасибо за обнадеживающие ответы. Буду пробовать в...   Jan 15 2014, 07:51
- - Golikov A.   помню когда-то давно разбирался с ДДР контроллером...   Jan 15 2014, 17:28
- - Geymur   Память 100MHz, поток - 100MHz. Нужно писать каждый...   Jan 16 2014, 07:31
|- - Bad0512   Цитата(Geymur @ Jan 16 2014, 14:31) Памят...   Jan 16 2014, 09:45
|- - RobFPGA   Приветствую! Цитата(Bad0512 @ Jan 16 201...   Jan 16 2014, 10:19
|- - Geymur   Цитата(RobFPGA @ Jan 16 2014, 14:19) Прив...   Jan 16 2014, 11:29
|- - SM   Цитата(RobFPGA @ Jan 16 2014, 14:19) без ...   Jan 16 2014, 11:52
|- - Timmy   Цитата(SM @ Jan 16 2014, 15:52) Это само ...   Jan 16 2014, 12:59
|- - SM   Цитата(Timmy @ Jan 16 2014, 16:59) Кстати...   Jan 16 2014, 13:19
- - ig_f   Я правильно понимаю, что эта опция нужна, когда а...   Feb 17 2014, 12:24
|- - SM   Цитата(ig_f @ Feb 17 2014, 16:24) Я прави...   Feb 17 2014, 12:35
- - ig_f   У моей микросхемы всего 2 банка. Адреса банков дву...   Mar 3 2014, 09:35
- - SM   А что за микросхема?   Mar 3 2014, 09:38
- - ig_f   Infineon HYB25D256160BT-7F   Mar 3 2014, 10:04
- - SM   вообще то первые слова в даташите: The 256Mb DDR ...   Mar 3 2014, 10:18
- - ig_f   Цитата(SM @ Mar 3 2014, 14:18) вообще то ...   Mar 3 2014, 10:33


Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 08:24
Рейтинг@Mail.ru


Страница сгенерированна за 0.01408 секунд с 7
ELECTRONIX ©2004-2016