DDRx sodimm и FPGA, Теория и практика Опции

[alexadmin]

Никогда раньше не доводилось использовать память в (so)dimm исполнении, только в виде отдельных корпусов. И возник следующий вопрос: а как на ходу конфигурируется контроллер под конкретный вставленный DIMM?
Допустим я хочу создать проект с универсальным контроллером, который задействует все линии имеющиеся в разъеме, например для DDR3 это dual rank, 8 banks, 16/10 row/col address. Что соответсвует общему объему 8 Гб. После этого вставляю планку на 2Gb. Понятно, что можно прочитать SPD и узнать, что же там реально вставлено, но как потом правильно работать с этой памятью? Или я покупаю партию одинаковых планок, узнаю точно ее конфигурацию после чего собираю проект фиксированно под имющуюся память?

В общем интересно, как в реальности это происходит, как в миру Xilinx, так и Альтеры.

PS Я имею в виду использование стандартных контроллеров.

[vzelenuk]

По видимому вопрос звучит так "я настроил мой DDR контроллер на определенную конфигурацию SODIMM, а затем вставил SODIMM с другой конфигурацией банков, мой контроллер должен переконфигурироваться "на лету" прочитав информацию из SPD или мне надо вставлять только планки определенной конфигурации в мой SODIMM разъем?"
Вы сами должны определить что Вы будете вставлять в SODIMM и прежде чем вставить эту планку в разъем должны джамперами или программно выставить тип планки, с которой будет DDR контроллер. И эту конфигурацию записать в Xilinx до того, как она начнет общаться с планкой памяти.
Контроллер может прочитать SPD и ответить, что планка не соответствует тому, что на что Вы его сконфигурировали.

[alexadmin]

По видимому вопрос звучит так "я настроил мой DDR контроллер на определенную конфигурацию SODIMM, а затем вставил SODIMM с другой конфигурацией банков, мой контроллер должен переконфигурироваться "на лету" прочитав информацию из SPD или мне надо вставлять только планки определенной конфигурации в мой SODIMM разъем?"
Вы сами должны определить что Вы будете вставлять в SODIMM и прежде чем вставить эту планку в разъем должны джамперами или программно выставить тип планки, с которой будет DDR контроллер. И эту конфигурацию записать в Xilinx до того, как она начнет общаться с планкой памяти.
Контроллер может прочитать SPD и ответить, что планка не соответствует тому, что на что Вы его сконфигурировали.

Вопрос понят правильно, но. "Записать конфигурацию в Xilinx" я могу только на этапе создания прошивки, ведь штатные контроллеры генерятся со статическим набором параметов - т.е. по сути прошивка под конкретный тип памяти. Я так уловил?