FPGA с фиксированной конфигурацией, квази-ASIC Опции

[gerber]

Как известно, конфигурация логики заливается в FPGA каждый раз при включении питания из внешнего носителя. Это требует какого-то времени.
Хотелось бы узнать, возможно ли заказать у производителя FPGA с "заранее прошитой конфигурацией", как бы ROM вместо RAM. Как бы ASIC на базе FPGA.
Интересует Xilinx Spartan-2. Основная цель вопроса - исключить время заливки битстрима после включения питания.
Понятно, что речь будет идти о какой-то партии FPGA, но вот какой?
Возможно, подобный вопрос не раз уже обсуждался - толкните в нужном направлении, по каким словам гуглить, как называется такая технология (если она есть)?

[disel]

Если будете делать на Спартане-6 обратите внимание на это:http://www.xilinx.com/support/answers/38733.htm
Там не все так шоколадно с параллельной загрузкой.