умножение частоты, как сделать Опции

[gethan]

Всем привет! Может это покажется многим легким, но подскажите,как реализовать (или где прочесть) умножение частоты? подразумевается,что необходимо получить, скажем частоту в два раза большую,чем тактовая.

[gethan]

Работаю с АРА300,нет возможности использовать доп девайсы для PLL ((нужно сделать именно внутри плис!Подскажите, для элемента задержки подойдет ли использование нескольких "И-НЕ"?

Но это "сопливое" решение, требующее жесткого задания временнЫх ограничений на внутренние пути (что далеко не во всех средах можно адекватно задать), и дающее сигнал со скважностью, далекой от двух.

А насколько скважность далека от двух? Правильно ли то,что второй сигнал нужно задержать на четверть периода?)спасибо

[SM]

Работаю с АРА300,нет возможности использовать доп девайсы для PLL ((нужно сделать именно внутри плис!Подскажите, для элемента задержки подойдет ли использование нескольких "И-НЕ"?

Все равно, какие элементы, лишь бы синтезатор их оставил, преобразовав в физическую ячейку ПЛИС, а для этого надо указать какие то атрибуты, смотрите сами, я не знаю как это сделать для конкретного Вашего семейства. Какие нибудь там syn_keep, syn_preserve, и т.п., а лучше вообще сразу примитивы из библиотеки ставить, которые, как черные ящики, не подлежат выкидыванию синтезатором априори.

А насколько скважность далека от двух? Правильно ли то,что второй сигнал нужно задержать на четверть периода?)спасибо

На столько, на сколько сделаете... Как правило, очень далеко, потому что сигнал не удается разумным количеством ячеек ПЛИС задержать на четверть периода. Ну а достаточно задержать на сколько то, сколько даст длительность импульсов, большую или равную минимально допустимой. Да, констрейнить надо будет именно MINIMUM delay!


Внутри APA300, судя по ее описанию, есть аж ДВЕ PLL, почему их нельзя использовать?

[gethan]

Внутри APA300, судя по ее описанию, есть аж ДВЕ PLL, почему их нельзя использовать?

Ну а если все же усложнить себе жизнь и не использовать ничего встроенного и навесного?))

Какой элемент задержки подойдет?)

[Dmitriyspb]

Ну а если все же усложнить себе жизнь и не использовать ничего встроенного и навесного?))

Какой элемент задержки подойдет?)

УВАЖАЕМЫЙ АВТОР ПОСТА!!!! ВЫ ИЩЕТЕ ТО, ОТ ЧЕГО ВЕСЬ МИР УХОДИТ.

Уровень логики все компиляторы стараются снизить по максимуму!!!!!!

Когда Вы подберете необходиму логическую задержку, тогда после очередного перекомпелирования проекта эта задержка изменится и умножитель частоты так же поменяется. Жестко задать уровень логики Вам скорее всего не удасться. Любая среда разработки будет её оптимизировать как только может.

Ваш путь решения задачи не правельный.

[SM]

Жестко задать уровень логики Вам скорее всего не удасться. Любая среда разработки будет её оптимизировать как только может.

Это почему не удастся? Если грамотно все делать, то все удастся, любому синтезатору/мапперу можно указать, что нельзя оптимизировать. Только, конечно, решение "сопливое", но имеющее право на существование.

[Dmitriyspb]

Это почему не удастся? Если грамотно все делать, то все удастся, любому синтезатору/мапперу можно указать, что нельзя оптимизировать. Только, конечно, решение "сопливое", но имеющее право на существование.

Согласен.
А можно ли синтезатору задать точное время задержки?! Скорее всего нет. Возможно я ошибаюсь. Но я хочу сказать, что запретить отимизацию можно, а вот точно быть уверенным в том, что он будет при каждой перекомпиляции пользоваться все теме же ресурсами плис мне кажется нельзя. Допустим, первый раз он разведет используя n - ячеек в k-ом блоке ПЛИС, а после того как в проект что-то добавят трассировщик решит переразвести топологию ПЛИС уже используя те же ресурсы кристалла но в другом блоке (месте). В результате задержка может остаться неизменной, а может поменяться. Как повезет выходит.

КСТАТИ!=))
Наверняка можно пользоваться ручным размещением блоков в топологии. На подобие того что PlanaHead у Xilinx предлогает.
В общем точно, сопливо и по радиолюбительски=)))

[SM]

А можно ли синтезатору задать точное время задержки?!

Чаще можно, реже нельзя (в ISE, например, нельзя, а в Diamond, или во всех asic-средах - можно), и не точное, а диапазон MIN...MAX, так как оно меняется от разных условий PVT. Это констрейны называется, set_max_delay, set_min_delay MAXDELAY с опцией MIN, т.п. Насчет конкретно актеля я не в курсе (поверхностное гугление говорит, что вроде можно, там SDC)...

[Dmitriyspb]

Чаще можно, реже нельзя (в ISE, например, нельзя, а в Diamond, или во всех asic-средах - можно), и не точное, а диапазон MIN...MAX, так как оно меняется от разных условий PVT. Это констрейны называется, set_max_delay, set_min_delay MAXDELAY с опцией MIN, т.п. Насчет конкретно актеля я не в курсе (поверхностное гугление говорит, что вроде можно, там SDC)...

Я сужу о всем тут происходящем с точки зрения Xilinx. =)) Наверное поэтому такой подход показался странным..

[SM]

Наверное поэтому такой подход показался странным..

Кстати, по идее, достаточно задать только MIN DELAY и MAX DELAY по обоим путям до XOR, а задержку обеспечит уже разводчик сам, ведь тут не важно, как он ее обеспечит (пустив трассу по кругу вокруг кристалла, или понавстявляв буферов), важно чтобы она была.

[Dmitriyspb]

Кстати, по идее, достаточно задать только MIN DELAY и MAX DELAY по обоим путям до XOR, а задержку обеспечит уже разводчик сам, ведь тут не важно, как он ее обеспечит (пустив трассу по кругу вокруг кристалла, или понавстявляв буферов), важно чтобы она была.

Согласен.
Вот только что по этому поводу думает автор темы?