Cдвиг частоты на 500 ps, Spartan6, как получить? Опции

[boul]

Здравствуйте, уважаемые коллеги.
Стоит такая задача.
Система формирует частоту 50 МГц для АЦП, которую к тому же надо сдвигать с шагом 500 ps (всего 40 сдвигов на период 20 нс). Либо система должна держать эту частоту, но с такой же задержкой (40 сдвигов) формировать импульс. Длительность же импульса программируемая, с шагом 5 ns.
Пытался задействовать функцию "PhaseShifter" в DCM (который позволяет сдвигать выходную частоту, в зависимости от количества поступивших в него импульсов), там можно перестроить фазу частоты на выходе, с определенным шагом ( у меня получался 1 шаг = 28-30 ps). Поначалу даже все получилось, но оказалось, что со сменой партии микросхем шаг может изменится, не намного, 1-2 ps, но может. Получается что для каждой серии микросхем надо задавать новую таблицу (количество нужных шагов у меня задается таблицой), что несовсем удобно.
В даташите на Spartan6 ("ds162" стр. 60) также написано "DCM_DELAY_STEP (Finest delay resolution, averaged over all steps) - 10...40 ps. A typical delay step size is 23 ps." Шаг от 10 до 40 ps. - очень большой разброс.

Как еще можно добиться "надежного" сдвига в 500 ps.

Спасибо.

[SM]

Так вроде в MachXO2 нету нормального phase shift, он есть только в XP2/ECP3. А в XO2 только есть fine delay, измеряемая в неких попугаях 250ps/шаг +-полкилометра ухода с PVT. В XP2 нету fine delay, но есть phase shift. А в ECP3 есть и то, и это сразу.

PS
Может и не прав, я довольно поверхностно смотрел на XO2, но не нашел честного phase shift (динамического, управляемого входами), только неточный fine delay, который имеет полукилометровый разброс.

[Timmy]

Может и не прав, я довольно поверхностно смотрел на XO2, но не нашел честного phase shift (динамического, управляемого входами), только неточный fine delay, который имеет полукилометровый разброс.

См. TN1199, MachXO2 sysCLOCK PLL Design and Usage Guide, page 13-18. Там PLL похож на альтеровские - 4 выхода с независимыми делителями и фазовращателями.

[SM]

См. TN1199, MachXO2 sysCLOCK PLL Design and Usage Guide, page 13-18. Там PLL похож на альтеровские - 4 выхода с независимыми делителями

Только эти фазовращатели не имеют динамического управления, а только параметрами (см. хэндбук, MachXO sysCLOCK PLL Design and Usage Guide, Figure 10-2, порт DDAIDEL[2:0] - рулить из схемы можно только входной задержкой, которая не точная. В отличие от этого у XP2 для руления фазы порт заведен совсем не туда - порт DPHASE, Figure 9-4, хэндбук по XP2. Разницу понимаете? В первом можно поиграть через порт только задержкой в петле до фазового детектора уже деленного сигнала обратной связи, а во втором - честно фазой выходного сигнала.

У ECP3 - есть оба механизма сразу, порт DPHASE управляет фазой выхода, а FINEDELA/FINEDELB - задержкой входа. Управление задержкой в задаче не годится, так как там разброс +-полкилометра. А вот управление фазой, которого нет в MACHXO2, возможно, подойдет.

[Timmy]

Только эти фазовращатели не имеют динамического управления, а только параметрами (см. хэндбук, MachXO sysCLOCK PLL Design and Usage Guide, Figure 10-2, порт DDAIDEL[2:0] - рулить из схемы можно только входной задержкой, которая не точная. В отличие от этого у XP2 для руления фазы

Вы даёте ссылку на MachXO, а я говорю о MachXO2, у них PLL совершенно разные.

[SM]

Вы даёте ссылку на MachXO, а я говорю о MachXO2,.

Ой. Извиняюсь. На самом деле, а я и не заметил, что документы перепутал