реклама на сайте
подробности

 
 
> Spartan 3A и DDR SDRAM, подключение терминирующих резисторов
xor.kruger
сообщение Mar 4 2014, 10:56
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 290
Регистрация: 17-08-08
Из: Чернигов
Пользователь №: 39 647



Добрый день!
Развожу плату со стареньким Spartan 3A и памятью Micron - MT46V128M8P-6T.
При подключении памяти используется стандарт SSTL_2 который требует Vref и Vtt.
В качестве источника напряжения Vref и Vtt используется техасовский DDR Termination Regulator - LP2995.
В стандарте на SSTL_2 (class I) указано что необходимо два резистора - один последовательный на 25 Ом, второй параллельный на 50 Ом подтянутый к Vtt. (Скриншот из ксайлиновского даташита в аттаче).

Решив все перепроверить, скачал схему на фирменную отладочную плату Xilinx (только со Spartan 3Е и подобной памятью) и наблюдаю следующую картину: параллельные термирующие резисторы отсутствуют, а последовательные имеют номинал - 75 Ом. С этой платой давненько приходилось работать - все отлично.

Собственно вопрос - как необходимо правильно делать sm.gif
Заранее благодарен за любой совет !

Эскизы прикрепленных изображений
Прикрепленное изображение
 
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
xor.kruger
сообщение Mar 4 2014, 15:08
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 290
Регистрация: 17-08-08
Из: Чернигов
Пользователь №: 39 647



Цитата
И сделайте хороший чистый Vref обычным делителем Vcc/2 с достаточной фильтрацией емкостями.

Для этой цели собственно и был выбран LP2995.
Цитата
Если еще длины дорожек все укладываются в 2-4 см, то Vtt вообще не нужен

Наверное так и буду делать. Но скажите честно, Вы так делали в связке FPGA<->DDR? sm.gif Просто переспрашиваю, боюсь что бы не стабильно работало.
Go to the top of the page
 
+Quote Post
SM
сообщение Mar 4 2014, 16:10
Сообщение #3


Гуру
******

Группа: Свой
Сообщений: 7 946
Регистрация: 25-02-05
Из: Moscow, Russia
Пользователь №: 2 881



Цитата(xor.kruger @ Mar 4 2014, 19:08) *
Но скажите честно, Вы так делали в связке FPGA<->DDR? sm.gif Просто переспрашиваю, боюсь что бы не стабильно работало.


Я так делал в связке FPGA(LatticeXP2)-DDR2 в двух платах и AM3517-DDR2 (во втором случае даже 2 микрухи памяти были, адреса-управление Т-разводкой, а шина 32 бита). Работает, в индустриальных условиях, и взгляд на сигналы хорошим прибором показывает отличное качество сигналов. ODT и включал, и выключал, принципиальной разницы не замечено. А вот с DDR (не 2 который), я так не делал, и вообще никак не делал.

Цитата(xor.kruger @ Mar 4 2014, 19:08) *
Для этой цели собственно и был выбран LP2995.

Для Vref ничего, кроме двух 1% резисторов, не нужно, все эти стабилизаторы нужны для нагрева терминаторов. А Vref он слаботочный.
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd August 2025 - 04:41
Рейтинг@Mail.ru


Страница сгенерированна за 0.01295 секунд с 7
ELECTRONIX ©2004-2016