Ошибки в работе ddr3 памяти Опции

[ArtoM]

Здравствуйте!
Была изготовлена плата на virtex6 xcvlx240t с подключенными чипами памяти Micron MT41J128M16-15E.
Далее для проверки памяти я использовал MIG 3.7 example design. Тактовая памяти 400Мгц.

Калибровка памяти проходит успешно, что подтвердил chipscope. Но в модуле traffic gen при чтении выставляется флаг data_error.
То есть, насколько я понимаю, возникают ошибки при чтении данных из памяти.

Интересен факт, что traffic gen на тактовой памяти 200 МГЦ работет корректно, то есть калибровка проходит успешно и флаги data_error, data_error_set не активны. Но при этом минимальная частота работы ddr3 303 МГц следуя ds186 или я не прав?

Пробовал в два раза участить REFRESH на память. На 400 МГц ошибки не исчезли.
Может ли быть ошибка в топологии и от чего оттолкнуться в данном случае?

[ArtoM]

На VTT рядом стоят 3x10 мкф - керамика.
Допаяли 10 мкф тантал, 100 пф керамика, 3х0,1 мкф. Ошибки не исчезли.

На Vref стоит со стороны ПЛИС по 0,1мкф на каждый банк. Со стороны памяти по 0,1 на каждую мс.
Возле TPS на Vref 0,1мкф. Пробовали добавлять 220 мкФ тантал. Ошибки остались.

На virtex 6 согласно ds152 должно быть 2.5В на VCCAUX.

При тестировании памяти в режиме когда адрес совпадает с записанными данными была замечена интересная особенность. "ошибочные" данные совпадают с данными из другого адреса.





Не может сбоить шина команд/адресса? С чем это может быть связано?

[SM]

Не может сбоить шина команд/адресса? С чем это может быть связано?

С проблемами с DQS и временем прихода данных - например, несоответствии реальной read latency той, что ожидает корка, и предыдущее данное защелкивается как будто бы текущее. Или ошибками в блоках, отвечающих за прием (по какому фронту DQS - положительному, или отрицательному), или в блоке выравнивания принятых данных (сборке длинных слов из байтов)