Harness, Проекты с наличием жгутов Опции

[razob]

К вопросу о жгутах Harness.
Начал применять в своих схемах Harness - понравилась мне эта тема.
Но обнаружил одну особенность, с которой никак не разберусь, приведу пример:


Создан Harness Type, именуемый DDR3, с интерфейсом DDR3.
Есть процессор с двумя DDR3 каналами, к этим каналам подключены два Harness Connector типа DDR3. Создан Sheet Symbol из этого листа, его позиционное обозначение #1.

Аналогичная операция проведена с памятью: имеется два идентичных Sheet Symbol с поз. обозначением #4, #5.

Эти символы подключены к символу процессора.

Вроде бы всё здорово, однако компилятор сильно недоволен:

Это я привёл только один пример ошибки, ругается он на все сигналы.

Говорит, что у цепи аж 4 имени.
Как я понимаю компилятор присваивает цепи имя вида SheetSymbolDesignator-HarnessConnectorEntry (получается #4-A0, #5-A0). А я также присвоил этой цепи имя A_A0. Вот коллизия и возникла. То есть как бы мне необходимо убрать именование шины и оставить только именование подключённых к ней цепей вида A0, A1, ...
Если на листе с памятью это ещё и прокатит, то как быть на листе с процессором, там ведь по обе стороны проца получатся одноимённые цепи.
Идеально было бы настроить именование цепей так, чтобы при компиляции им присваивались имена вида SheetSymbolDesignator-SignalHarness-HarnessType-HarnessEntry

Проблема того же рода возникает и с одиночными сигналами...
Как-то я неправильно этим пользуюсь.

Сообщение отредактировал razob - Mar 12 2014, 04:58

[razob]

Всё-таки я никак не пойму. К жгуту с двух сторон подключаются цепи, цепи названы по-разному.
Компилятор разумно ругается, что цепь названа несколько раз, но при этом в навигаторе или в окошке design insight цепь подсвечивается с двух сторон жгута - то есть считается одной цепью.
Если назвать цепи с двух концов одинаково, то проблем нет. Но зачем тогда этот жгут вообще нужен...
Идея как раз в том, чтобы с помощью жгута логически развязывать отдельные узлы схем, возлагая логическое согласование этих узлов на жгут.

[Владимир]

Всё-таки я никак не пойму. К жгуту с двух сторон подключаются цепи, цепи названы по-разному.
Компилятор разумно ругается, что цепь названа несколько раз, но при этом в навигаторе или в окошке design insight цепь подсвечивается с двух сторон жгута - то есть считается одной цепью.
Если назвать цепи с двух концов одинаково, то проблем нет. Но зачем тогда этот жгут вообще нужен...
Идея как раз в том, чтобы с помощью жгута логически развязывать отдельные узлы схем, возлагая логическое согласование этих узлов на жгут.

добавилось MEM_INT.A0

Это правильное название
1 оставьте в настройках проекта присвоение имен только по NetLabel
2 NetLabel должен стоять только на одном листе ( у Вас на двух)

есть и иные настройки проекта

[razob]

Это правильное название
1 оставьте в настройках проекта присвоение имен только по NetLabel
2 NetLabel должен стоять только на одном листе ( у Вас на двух)

есть и иные настройки проекта

Владимир, спасибо, что подсказываете))
Попробовал настроить, как вы подсказали:

также оставил netlable только на стороне памяти. В результате названия этих цепей дальше листа, на котором они объявлены, не ушли.

Вот когда я ставлю первую галочку, то все цепи и шины, подключенные к harness entry, после компиляции, автоматически именуются в формате PortName.HarnessEntyName.
Например, если к Harness Connector типа DDR3 подключён порт с именем CHA, то подключенные цепи и шины будут именоваться CHA.A[0..14] или CHA.CKE. Вроде всё как надо, но предупреждение компилятора не пропадает. Тут ещё проблема такая: например адресная шина получает название CHA.A[0..14], затем я руками именую каждый элемент этой шины CHA.A0, CHA.A1 и т.д. Компилятор почему-то игнорирует последнюю цифру и выдаёт ошибку, что цепи названы одинаково.