Заведите сигнал на два соседних I/O пина, и используйте у них DDR режим, подав на клоки сигналы с PLL, сдвинутые на 90 градусов. Скорее всего, если clock skew позволит, получится что надо.
Еще можно попробовать жестко задать размещение в одном LAB и констрейны set_min_delay одновременно с set_max_delay, но, это на уровне идеи.
|