Cyclone II + SDRAM + LVDS, Необходимы советы знающих людей... Опции

[Darel]

Доброго времени суток!
Необходимы советы знающих людей по связке, представленной в названии...
Вопросы:
1. В документации на второй Циклон (в распиновке) сказано, что некоторые выводы специально предназначены для работы с памятью (DDR)... так ли важна эта информация, если я собираюсь работать с SDRAM (конкретно MT48LC16M16A2, предполагаемая частота - 125МГц).
2. В той же документации описана стандартная обвязка LVDS... 100-омный терминатор у приемника - это понятно, но там есть еще три сопротивления у передатчика (делитель 120+170+120), для чего они нужны? И так ли они нужны, если мне необходимо организовать связь по LVDS между двумя Циклонами на расстоянии не больше дюйма?
3. Прошивка Циклонов (5-ка и 20-ка) будет осуществляться от одной EPCS4(AS). Первым номером стоит 20-ка, отсюда следует, что два банка (2(nCEO) и 6(ASDO и nCSO) у EP2C20F256) должны быть запитаны 3,3в, один их них попадает на банк связи с SDRAM(3,3в - все нормально), а вот другой - LVDS(2,5в), таким образом два входных для ПЗУ сигнала (nCSO и ASDO) будут иметь уровни не больше 2,5в, когда как минимальный входной для ПЗУ уровень 1-цы равен 2,35в. Насколько вероятны проблемы при таком соединении без применения каких-либо хитростей и что можно сделать для их предотвращения?
4. Общий вопрос: ПЛИС EP2C20F256, в нее будет запихано: PCI-e ядро от Альтеры (компилятора пока нет, поэтому предполагаю, что будет использовано 3 банка(51 нога в работе, 1 - в резерве) с запиткой 1,5в для XIO1100); контроллер SDRAM(3 корпуса, разрядность данных - 40 бит) - используется 4 банка (66 ног в работе, 3 - в резерве) с запиткой 3,3в; LVDS, 2 канала на вход, 2 - на выход для связи с другим Циклоном, на котором будет внешний интерфейс - используется 1(последний) банк с запиткой 2,5в (проблема, см. п.3). Влезет ли все вышеописанное в 20-ку на 256 ног, или стоит закладываться на 35-ый обьем с 484 выводами.
З.Ы. Примите во внимание пожалуйста, что до этого момента я не имел дел с линейкой Циклонов и BGA корпусами... я с ужасом представляю, как я все это буду разводить...
Заранее благодарен...

[ohmjke]

Хотелось бы уточнить вопрос касательно SDRAM (не DDR). Товарищ AlexanderX писал

При работе с SDRAM информацию о пинах в DDR режиме можете смело игнорировать.

Значит ли это, что можно просто считать, что циклон не имеет встроенных средств для работы с SDRAM и цеплять память можно на любые пины, т.к. в любом случае придётся самому описывать внутреннюю логику для работы с памятью?

Сообщение отредактировал ohmjke - Apr 16 2014, 23:42

[dinam]

Да, цеплять SDRAM можно на любые пины. Но я бы обратил внимание на то, что в Cyclone II есть ножки с названием VREF у которых ёмкость более, чем в 3 раза больше, чем у других. Ну и тактовую на память лучше завести с ножки, которая имеет выход с PLL.