USB JTAG для XILINX, Самому сваять Опции

[RobFPGA]

Приветствую!

В связи с покупкой нового бука, в котором LPT порт отсуствует как класс,
возникла необходимость в USB JTAG для XILINX.
Есть ли у кого схема, описание, и.т.д для возможности сваять устройство самому?


Успехов! Rob.

[vladz]

Iosifk: У Digilent действительно есть USB кабель за $38 но, насколько я понимаю, он годится только для программирования и ChipScope через него работать не будет.
Кстати, вот тут на последний Spartan3E kit Xilinx положил USB кабель прямо на плату.
CPLD там перепрограммируется в системе прамо из WebPack. Вся загвоздка в USB микроконтроллере. Однако вот мужик пишет пишет, что ему удалось дизассемблировать программу. Так что, надеюсь, не все так безнадежно

[iosifk]

Iosifk: У Digilent действительно есть USB кабель за $38 но, насколько я понимаю, он годится только для программирования и ChipScope через него работать не будет.
Кстати, вот тут на последний Spartan3E kit Xilinx положил USB кабель прямо на плату.
CPLD там перепрограммируется в системе прамо из WebPack. Вся загвоздка в USB микроконтроллере. Однако вот мужик пишет пишет, что ему удалось дизассемблировать программу. Так что, надеюсь, не все так безнадежно

Да, про стартер кит этот я читал, и Инлайн обещел мне его дать.
Мужику этому, который в форуме Ксайлинкса засветился - я тоже написал, но ответа не получил. Писал и в Диджилент, но они ничего открывать не хотят, говорят - берите наше, то что есть.
А вот "open-JTAG effort on SourceForge" - это я сейчас посмотрю.

Что еще я хочу узнать -
мне кажется, что эмуляция LPT, если она работает по-битно, то это значит, что каждая посылка по USB должна передавать только 1 бит. Мне кажется, что это долго. Хотя я сейчас точных цифр привести не могу.
А вот интересно как работает кабель, в котором стоит PLD. Кто нибудь может попробовать запустить LPT-монитор? Ведь в Импакте есть режим тестирования, так что можно выдавать биты в JTAG. Можно ли перехватывать данные если они идут быйтами?

[vladz]

Что еще я хочу узнать -
мне кажется, что эмуляция LPT, если она работает по-битно, то это значит, что каждая посылка по USB должна передавать только 1 бит. Мне кажется, что это долго. Хотя я сейчас точных цифр привести не могу.

Я пробовал заливать XCF04 и по LPT и по USB. Так вот цифры такие:
LPT - 40 секунд, USB - 65 секунд. Где-то на сайте xilinx писали, что программирование через LPT работает быстрее, чем через USB

[Dainis]

Что еще я хочу узнать -
мне кажется, что эмуляция LPT, если она работает по-битно, то это значит, что каждая посылка по USB должна передавать только 1 бит. Мне кажется, что это долго. Хотя я сейчас точных цифр привести не могу.

Я пробовал заливать XCF04 и по LPT и по USB. Так вот цифры такие:
LPT - 40 секунд, USB - 65 секунд. Где-то на сайте xilinx писали, что программирование через LPT работает быстрее, чем через USB

Какой клок был установлен для USB JTAGA и какой USB 1.1 или USB 2.0 ?

Dainis

[vladz]

Какой клок был установлен для USB JTAGA и какой USB 1.1 или USB 2.0 ?

Dainis

Про клок ничего сказать не могу, скорее всего тот, что по умолчанию устанавливатся. А то что на машине USB 2.0 - это точно.
А вот и цитата с xilinx для iosifk:

Why are PROM and CPLD programming operations slower when using Platform Cable USB compared to Parallel Cable IV?
PROM and CPLD programming algorithms typically require a programming pulse for small blocks of configuration data. The proprietary protocol currently being used for Platform Cable USB is optimized for delivery of large blocks of data. The overhead associated with delivery of small data blocks over a half-duplex medium causes the inefficiency. Programming times have been improved for Xilinx Platform Flash PROMs by as much as 70% and 15~50% for CPLD with 7.1isp2 iMPACT. More performance improvements can be expected with the upcoming service pack releases.