Spartan 6 LX25, Clock с ядра ПЛИС Опции

[likeasm]

Подскажите можно ли подать частоту с ядра FPGA, без внешнего генератора? Просмотрел UG382, английским не сильно владею, но как понял там PLL тактируется от внешнего сигнала. Учусь писать на Verilog, подскажите где покапать описание и примеры работы с PLL на Verilog для данной ситуации.

[likeasm]

"Синхронизация" подразумевает синхронизацию кого-то относительно чегото. Посему задача поставлена несколько не корректно.
Может имеется ввиду "тактирование ПЛИС от внутреннего источника" ?

Спасибо, что читаете мои мысли, именно этого я и хочу, только не знаю как.

[Alex77]

Спасибо, что читаете мои мысли, именно этого я и хочу, только не знаю как.

Внутри ПЛИС Xilinx генераторов опорной частоты нет. Наличие внешней тактовой обязательно в 99.99999 % случаев.