Тестовый проект, Загрузка FPGA на XX % Опции

[alexadmin]

У многих, наверное, возникают задачи для вновь создаваемого устройства создать тестовый проект, который бы "загружал" FPGA на 80-90% - проверить температуру/энергопотребелние и т.д. Понятно, что можно нагородить что-то в каждом конкретном случае, но надоело. Может кто-то писал (или встречал) готовый тестовый проект, в котором можно параметрами задать входную разрядность данных, примерное использование логики/регистров/dsp/памяти и получить готовый результат? Неохота в очередной раз городить велосипед.

[ViKo]

Если искать предельные возможности, нужно, чтобы использовались все узлы, на максимальной частоте (или на той, на которой рабочий проект будет работать). Поэтому должно быть что-то примитивное, чтобы гарантировать, что вся логика работает. FIFO на триггерах, FIFO в памяти. В DSP - умножать слово на слово каждый такт.

У Altera тепловыделение рассчитывается Quartus-ом.