Тестовый проект, Загрузка FPGA на XX % Опции

[alexadmin]

У многих, наверное, возникают задачи для вновь создаваемого устройства создать тестовый проект, который бы "загружал" FPGA на 80-90% - проверить температуру/энергопотребелние и т.д. Понятно, что можно нагородить что-то в каждом конкретном случае, но надоело. Может кто-то писал (или встречал) готовый тестовый проект, в котором можно параметрами задать входную разрядность данных, примерное использование логики/регистров/dsp/памяти и получить готовый результат? Неохота в очередной раз городить велосипед.

[ViKo]

Например, длинную линию задержки на триггерах сделать. На все триггеры!
А чтобы все входы-выходы использовать, сделать не одноразрядную задержку, а шину размером IO / 2.

[o_khavin]

Например, длинную линию задержки на триггерах сделать. На все триггеры!
А чтобы все входы-выходы использовать, сделать не одноразрядную задержку, а шину размером IO / 2.

Во времена бурной молодости я проводил такие эксперименты - пускал чередование 0 и 1 через цепочки FF->SRL->FF во всю "ширину" кристалла (вроде это был второй Виртекс) с разрядностью во всю "высоту" кристалла. При полной загрузке такой логикой происходило срабатывание защиты - на осциллографе виделось самопроизвольное дёргание init-а чрез очень небольшое время после done-а. При неполной загрузке наблюдался прогрев чипа до 90 градусов (по показаниям внутреннего датчика).