DDS и уменьшение jitter & spurs, Применимо к AD9958 Опции

[megajohn]

Если для AD9958 в Design Tools: ADIsimDDS вбить вход 100Мгц, умножитель 5 и выход 10МГц то симулятор скажет мол

Caution: The relationship you have chosen between the desired output frequency and Ref Clock * Ref Clock Multiplier may lead to increased spur levels and excessive jitter.
This effect is not displayed in the output plots, but can be significant.
The desired output frequency should not have an integer or near integer relationship to the internal clock frequency.
A near integer relationship causes harmonic spurs to fold back and accumulate in the same spectral region.
For best performance, please change either Ref Clock or Desired Output Frequency to eliminate the near integer relationship.

что в свободном переводе означает "если выходная частота кратна произведению входной частоты на множитель в DDS то ждите увеличенный джиттер и спуры"

хорошо, ставлю 8МГц, и в ADIsimDDS появляется долгожданные No Errors

но тут один знакомый человек, который говорит что не всё так просто.
и что нужно выбирать частоты у которых
FTW = BXXX10 0000 0000 0000 0000 [ лучшая частота( нет дробной в FTW ) ]
и не выбирать FTW = BXXXX1 0000 0000 0000 0000 [ худшая частота ]

На спектре разницы не увидел =(

На сколько важен вышеприведенный пример для FTW ?

и второй вопрос:
к примеру внутренние 500МГц и на выходе 10МГц математически кратные.
А вот 500МГц и 10МГц+1Гц или 10МГц+10Гц уже математически некратные и есть в остатке герцы.
Интересует, где та грань в герцах - когда считаем, что частоты кратны или нет.

[ASDFG123]

megajohn а вы в железе AD9958 не проверяли ? У меня много не стыковок по выходному спектру, хотел спросить у вас.

[megajohn]

Нет такой грани, частоты либо абсолютно кратны, либо некратны. Даже на один бит сместите - спектр изменится.
Другое дело: прибор может не увидеть этого изменения, а этот симулятор - вообще безделушка несерьёзная...

Для малых отстроек, +1 Гц или + 10 Гц, теоретически можно ожидать спуры на соответсвующих частотах. Но скорее всего, вы их не увидите, поскольку они скроются под фликкер шумом самого ЦАП.

вот что выявил насчет кратности в ADIsimDDS ( методом подбора ):
если div=Fvco/Fout
и дробная часть менее 0.015 то ADIsimDDS считает частоты кратными и соотвесвенно не годными, иначе всё пучком

пример:
RefCLK=100МГц
Multiplier=5x
если вбить Fout=10002968 Hz, то 500000000/10002968=49.9851644 ( дробная=-0.014835597 )
Log=Caution: The relationship you have chosen between the desired output frequency and Ref Clock * Ref Clock Multiplier may lead to increased spur levels and excessive jitter.

если вбить Fout=10003026 Hz, то 500000000/10003026=49.98487458 ( дробная=-0.015125423 )
Log=No Messages

то есть, получаем ширину нежелаемых частот в ~6кГц ( опять согласно же ADIsimDDS`у )

megajohn а вы в железе AD9958 не проверяли ? У меня много не стыковок по выходному спектру, хотел спросить у вас.

чой та проморгал ваше сообщение. Да,в железе
скажите ваши параметры