Проблема в Spartan3/3e, с использованием эл-та RAM32x1D Опции

[BSV]

При попытке использвания в проекте эл-та RAM32x1D (для Спартана3 - примитив) возникает проблема - маппер не может упаковать этот эл-т в микросхему - вываливается с ошибкой "MapLib:662 Problem netlisting input design". Использую ISE 8.1.03. Элемент в VHDL-код вставляется в соответствии с Libraries guide. Кто-нибудь сталкивался с такой проблемой?

[des00]

хмм а почему не просто написать на бехавор уровне и скормить XST ?

[Gorby]

хмм а почему не просто написать на бехавор уровне и скормить XST ?

А потому что лень доку посмотреть.

The distributed memory module is used to create memory
structures using the Select-RAM. It can be used to create
read-only memory (ROM), single-port random-access
memory (RAM), pseudo dual-port RAM and SRL16-based
RAM with data widths up to 1024 bits and depths up to
65536 words. Options are available for simple registering of
inputs and outputs in addition to variable pipelining capabilities.
Optional asynchronous and synchronous resets are
available for the output registers. Optionally, the module can
be generated as a relationally placed macro (RPM) or as
unplaced logic.
For timing information, please see the Xilinx Product Specification
for the specific architecture being targeted.

Xilinx CORE generator. Distributed Memory v7.1.

Все само делает, только нужные поля заполнить.
И не надо нигде "лазить"