ISE14.3, XC7Z020, core MIG7, нет доступа к банку 502 Опции

[serg_k1]

Здравствуйте, нужно связаться для записи и чтения с DDR3 из XC7Z020. В настоящее время из PL. В дальнейшем эта связь будет и из PS. при синтезе core MIG7 v1.7 для выбора банка доступны только 13, 33, 34 и 35 банки. А требуется сделать банк 502. Пробовал из XPS - так же не доступа. Как это сделать?

[faa]

Здравствуйте, нужно связаться для записи и чтения с DDR3 из XC7Z020. В настоящее время из PL. В дальнейшем эта связь будет и из PS. при синтезе core MIG7 v1.7 для выбора банка доступны только 13, 33, 34 и 35 банки. А требуется сделать банк 502. Пробовал из XPS - так же не доступа. Как это сделать?

DDR3/DDR2 на 502 банке имеет выделенный аппаратный контроллер и MIG для нее не нужен. Она конфигурится и доступна всегда из процессорной секции PS.
Для доступа из PL к этой памяти нужно использовать соответствующие мосты. Их там много: два AXI-мастера, 4 высокоскоростных мастера с FIFO и один мастер ACP.
Через AXI-мастера можно также достучаться до всей периферии PS.
Для доступа из PS к PL есть два AXI-slave.
Память 502 банка аппратно замаплена на физадреса из 1 Гига (0x00000000-0x3fffffff).
Все это подробно расписано в ug585. Дока объемная, но читать надо
Как это все добро построить и использовать - в инете уже есть примеры, в том числе opensource.
Смотрите проекты parallella, RedPitaya. Там все цеплятется к нормальному топу, а не прикручивается к PS в виде корок.
Такой подход (когда PS в виде подмодуля), ИМХО, намного функциональнее и удобнее.

Сообщение отредактировал faa - May 19 2014, 15:09