Тестовый проект, Загрузка FPGA на XX % Опции

[alexadmin]

У многих, наверное, возникают задачи для вновь создаваемого устройства создать тестовый проект, который бы "загружал" FPGA на 80-90% - проверить температуру/энергопотребелние и т.д. Понятно, что можно нагородить что-то в каждом конкретном случае, но надоело. Может кто-то писал (или встречал) готовый тестовый проект, в котором можно параметрами задать входную разрядность данных, примерное использование логики/регистров/dsp/памяти и получить готовый результат? Неохота в очередной раз городить велосипед.

[mr.alexeevas]

Самое простое, на мой взгляд: DDS + FIR. Можно 2 фильтра, на одном умножители это DSP-блоки, а на другом умножители на логике. Варируем параметрами фильтром и загружаем плис на нужный %. Такой проект собирается за несколько минут. Сам так проверял, чтобы уже наверняка знать потребление.