|
Cyclone V SoC + DDR3, Подскажите по доступу |
|
|
|
Feb 19 2014, 10:00
|
Участник

Группа: Участник
Сообщений: 36
Регистрация: 12-11-12
Пользователь №: 74 345

|
Добрый день, есть борда с циклоном 5 на борту, нужно получить доступ к памяти, но на этой борде память расположена со стороны процессорного модуля (HPS), а получить доступ нужно из логики, подскажите пожалуйста как лучше поступить или откуда копать необходимую инфу?
|
|
|
|
|
 |
Ответов
|
Jun 2 2014, 06:49
|
Участник

Группа: Участник
Сообщений: 36
Регистрация: 12-11-12
Пользователь №: 74 345

|
В Qsys уже все настроено и создан IP компонент, который потом вставлен в quartus как отдельный компонент.
entity TVS is -- generic ( -- ); Port (clk : in STD_LOGIC; DDR3_mem_a : out std_logic_vector(14 downto 0); -- mem_a DDR3_mem_ba : out std_logic_vector(2 downto 0); -- mem_ba DDR3_mem_ck : out std_logic; -- mem_ck DDR3_mem_ck_n : out std_logic; -- mem_ck_n DDR3_mem_cke : out std_logic; -- mem_cke DDR3_mem_cs_n : out std_logic; -- mem_cs_n DDR3_mem_ras_n : out std_logic; -- mem_ras_n DDR3_mem_cas_n : out std_logic; -- mem_cas_n DDR3_mem_we_n : out std_logic; -- mem_we_n DDR3_mem_reset_n : out std_logic; -- mem_reset_n DDR3_mem_dq : inout std_logic_vector(31 downto 0) := (others => 'X'); -- mem_dq DDR3_mem_dqs : inout std_logic_vector(3 downto 0) := (others => 'X'); -- mem_dqs DDR3_mem_dqs_n : inout std_logic_vector(3 downto 0) := (others => 'X'); -- mem_dqs_n DDR3_mem_odt : out std_logic; -- mem_odt DDR3_mem_dm : out std_logic_vector(3 downto 0); -- mem_dm DDR3_oct_rzqin : in std_logic := 'X' -- oct_rzqin ); end TVS;
architecture Behavioral of TVS is
component ddr3_controller is port ( memory_mem_a : out std_logic_vector(14 downto 0); -- mem_a memory_mem_ba : out std_logic_vector(2 downto 0); -- mem_ba memory_mem_ck : out std_logic; -- mem_ck memory_mem_ck_n : out std_logic; -- mem_ck_n memory_mem_cke : out std_logic; -- mem_cke memory_mem_cs_n : out std_logic; -- mem_cs_n memory_mem_ras_n : out std_logic; -- mem_ras_n memory_mem_cas_n : out std_logic; -- mem_cas_n memory_mem_we_n : out std_logic; -- mem_we_n memory_mem_reset_n : out std_logic; -- mem_reset_n memory_mem_dq : inout std_logic_vector(31 downto 0) := (others => 'X'); -- mem_dq memory_mem_dqs : inout std_logic_vector(3 downto 0) := (others => 'X'); -- mem_dqs memory_mem_dqs_n : inout std_logic_vector(3 downto 0) := (others => 'X'); -- mem_dqs_n memory_mem_odt : out std_logic; -- mem_odt memory_mem_dm : out std_logic_vector(3 downto 0); -- mem_dm memory_oct_rzqin : in std_logic := 'X'; -- oct_rzqin hps_0_f2h_sdram0_data_address : in std_logic_vector(29 downto 0) := (others => 'X'); -- address hps_0_f2h_sdram0_data_burstcount : in std_logic_vector(7 downto 0) := (others => 'X'); -- burstcount hps_0_f2h_sdram0_data_waitrequest : out std_logic; -- waitrequest hps_0_f2h_sdram0_data_writedata : in std_logic_vector(31 downto 0) := (others => 'X'); -- writedata hps_0_f2h_sdram0_data_byteenable : in std_logic_vector(3 downto 0) := (others => 'X'); -- byteenable hps_0_f2h_sdram0_data_write : in std_logic := 'X'; -- write reset_bridge_0_out_reset_reset : out std_logic; -- reset clock_bridge_0_in_clk_clk : in std_logic := 'X' -- clk ); end component ddr3_controller; begin
u0 : component ddr3_controller port map ( --clk_clk => DDR3_clk, -- clk.clk --reset_reset_n => DDR3_reset_reset_n, -- reset.reset_n memory_mem_a => DDR3_mem_a, -- memory.mem_a memory_mem_ba => DDR3_mem_ba, -- .mem_ba memory_mem_ck => DDR3_mem_ck, -- .mem_ck memory_mem_ck_n => DDR3_mem_ck_n, -- .mem_ck_n memory_mem_cke => DDR3_mem_cke, -- .mem_cke memory_mem_cs_n => DDR3_mem_cs_n, -- .mem_cs_n memory_mem_ras_n => DDR3_mem_ras_n, -- .mem_ras_n memory_mem_cas_n => DDR3_mem_cas_n, -- .mem_cas_n memory_mem_we_n => DDR3_mem_we_n, -- .mem_we_n memory_mem_reset_n => DDR3_mem_reset_n, -- .mem_reset_n memory_mem_dq => DDR3_mem_dq, -- .mem_dq memory_mem_dqs => DDR3_mem_dqs, -- .mem_dqs memory_mem_dqs_n => DDR3_mem_dqs_n, -- .mem_dqs_n memory_mem_odt => DDR3_mem_odt, -- .mem_odt memory_mem_dm => DDR3_mem_dm, -- .mem_dm memory_oct_rzqin => DDR3_oct_rzqin -- .oct_rzqin -- hps_0_f2h_sdram0_data_address => CONNECTED_TO_hps_0_f2h_sdram0_data_address, -- hps_0_f2h_sdram0_data.address -- hps_0_f2h_sdram0_data_burstcount => CONNECTED_TO_hps_0_f2h_sdram0_data_burstcount, -- .burstcount -- hps_0_f2h_sdram0_data_waitrequest => CONNECTED_TO_hps_0_f2h_sdram0_data_waitrequest, -- .waitrequest -- hps_0_f2h_sdram0_data_writedata => CONNECTED_TO_hps_0_f2h_sdram0_data_writedata, -- .writedata -- hps_0_f2h_sdram0_data_byteenable => CONNECTED_TO_hps_0_f2h_sdram0_data_byteenable, -- .byteenable -- hps_0_f2h_sdram0_data_write => CONNECTED_TO_hps_0_f2h_sdram0_data_write, -- .write -- reset_bridge_0_out_reset_reset => CONNECTED_TO_reset_bridge_0_out_reset_reset, -- reset_bridge_0_out_reset.reset -- clock_bridge_0_in_clk_clk => CONNECTED_TO_clock_bridge_0_in_clk_clk -- clock_bridge_0_in_clk.clk ); .....
|
|
|
|
Сообщений в этой теме
Serb1987 Cyclone V SoC + DDR3 Feb 19 2014, 10:00 warrior-2001 По новым чипам самая лучшае инфа - это мануал разр... Feb 19 2014, 12:25 untone Цитата(Serb1987 @ Feb 19 2014, 13:00) Доб... Feb 22 2014, 18:18 Serb1987 Спасибо, и далее нужно писать свой кусок Авалон-ММ... Feb 23 2014, 09:35 Kuzmi4 2 Serb1987
правильно,
и мне помнится там надо ещё... Feb 24 2014, 12:16 Serb1987 Благодарю, у меня еще вопрос, у меня есть проект к... Feb 24 2014, 12:28 Kuzmi4 2 Serb1987
вырезать DDR3, а вместо него засандалит... Feb 24 2014, 14:11 Serb1987 Добрый день, пока толкового ничего не нашел, поэто... Jun 2 2014, 02:49 Kuzmi4 2 Serb1987
Так у вас DDR3 где - в HS или в PL? Jun 2 2014, 02:59 Serb1987 DDR3 на стороне HPS, а нужно получить доступ со ст... Jun 2 2014, 03:13 Kuzmi4 2 Serb1987
Если у вас DDR3 на стороне HS, значит т... Jun 2 2014, 05:25 Serb1987 тоесть на критикал ворнинги можно не смотреть, мол... Jun 2 2014, 05:28 Kuzmi4 Цитата(Serb1987 @ Jun 2 2014, 11:38) тоес... Jun 2 2014, 05:55 Kuzmi4 2 Serb1987
Тогда проект в студию, надо смотреть на... Jun 2 2014, 07:32 Serb1987 Вроде бы потихоньку решается вопрос, только приход... Jun 2 2014, 07:44 Kuzmi4 2 Serb1987
в моём SoCkit - PS mem_a[14] находится ... Jun 2 2014, 07:58 Serb1987 У меня ноги прописаны по мануалу для моей борды(He... Jun 2 2014, 08:36 warrior-2001 Не хочется писать много букв. Отвечу просто - скач... Jun 11 2014, 02:14 Serb1987 Подскажите пожалуйста еще один момент, я сделал та... Jul 3 2014, 08:06 Serb1987 Еще раз обращаюсь к общественности за помощью, теп... Jul 8 2014, 14:42 tvcam Для обменя с памятью, я использую FPGA-to-HPS SDRA... Jul 8 2014, 16:19 Serb1987 Я точно так же использую FPGA-to-HPS SDRAM Interfa... Jul 9 2014, 07:13 tvcam Я использую http://www.altera.com/support/examples... Jul 9 2014, 16:31 Serb1987 Все сделал именно так, все проверил и тем не менее... Jul 11 2014, 09:46 Serb1987 Всем спасибо, разобрался, если что вот инфа про сн... Jul 11 2014, 11:04 Serb1987 Блин, проблема на проблеме, теперь с Авалоном... П... Jul 17 2014, 09:22
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|