Передача сигнала по оптическому каналу Опции

[L47]

Здравствуйте,
Уважаемые форумчане, прошу помочь в вопросе:

как передать сигнал низкой частоты посредством SFP модуля с детерминированностью по времени и ошибкой в пределах 3-5 нс, ?
- при сигнале несущей 100МГц и необходимости выделения чистых (в пределах 2 нс джиттера) 100МГц на приемнике.

имеется ПЛИС Cyclone II, MAX II, Cyclone IV, ПО Quartus 7.2

в данное время тестирую все на Cyclone II terasic DE2
- генерирую 100МГц и импульс 10нс, пропускаю их через XOR.

- на приемнике задействую PLL Cyclone II, увеличиваю постоянную времени фильтра для увеличения времени реакции PLL,
выделяю несущую и сравниваю ее же с входным сигналом, сигнал выделяется, но с дополнительным импульсом, причиной которого видимо является реакция выделенной с PLL несущей частоты на изменение входного сигнала.

в правильном направлении ли я двигаюсь? есть ли какие-либо другие варианты решения?



желтым - выход PLL (с задержкой)
синим - вход PLL



желтым - результат сравнения выделенного сигнала с входным
синим - вход PLL

настройки PLL:
altpll_component.operation_mode = "NORMAL"
altpll_component.LOOP_FILTER_C = 20
altpll_component.m = 10
altpll_component.n = 1
altpll_component.c0_high = 5
altpll_component.c0_low = 5

[des00]

поставить что-то вроде ADN2816ACPZ

[L47]

поставить что-то вроде ADN2816ACPZ

к сожалению нету возможности дополнительно приобретать МС, но спасибо за совет,
по аналогии с этой CDR микросхемой ведь можно реализовать на cyclone II? или те параметры фильтра PLL что я установил - уже предел?

Закодируйте свой медленный сигнал с помощью манчестерского кода, то есть фронтами 500 Мгц тактовой, то получите точность повторения своего медленного сигнала 1/250000000 то есть 4 нс.
На SFP нельзя подавать постоянную составляющую.
Тут обсуждали
http://electronix.ru/forum/index.php?showtopic=112002

на счет SFP и передачи низкой частоты - на наших модулях мешает лишь внутрикорпусный буферный ОУ фотодиода развязанный внутри емкостями, а светодиод может работать в режиме постоянного тока.

вроде как задержки в кодировании сигнала быть не должно :

*_*_*_*_*_*_ тактовый
______**____ импульс
*_*_*__**_*_ XOR = манчестер

задержка может быть при декодировании, и чем выше частота декодера манчестера - тем меньше ошибка, или я в чем то ошибаюсь?

[des00]

к сожалению нету возможности дополнительно приобретать МС, но спасибо за совет,
по аналогии с этой CDR микросхемой ведь можно реализовать на cyclone II? или те параметры фильтра PLL что я установил - уже предел?

ИМХО, если вам нужно

при сигнале несущей 100МГц и необходимости выделения чистых (в пределах 2 нс джиттера) 100МГц на приемнике.

получить чистый синус с низким джиттером, то я бы поставил внешний CDR с узкой петлей. Затем положим у вас данные 100 килобит, повторяем каждый бит 1000 раз, получаем 100мегабит. Пропускаем через короткий скремблер, получаем высокочастотное заполнение. И данные передали низкие и CDR помогли (переходов будет много).

Делать CDR на альтеровской PLL я бы не стал, не для того создавалась. Как вариант сделать цифровую петлю ФАПЧ, она позволит вам получить "чистый" клок, но без внешнего гуна это будет дрожащий строб валидности данных.