Аппаратная избыточность в FPGA - реально что-то дает?, По цифрам Опции

[syoma]

Народ простите, если баян

Вот недавно был на семинаре, где Xilinxовский человек рассказывал про аппаратную избыточность в Плисах. Мол дескать если места в ПЛИСине навалом, то можно продублировать свой дизайн, и при разводке указать P&R, чтобы оно их поместило в полностью разделенные физически области.

Говорят, что так можно повысить надежность. У меня собственно вопрос - насколько в цифрах? Или вообще как это можно посчитать? Я конечно понимаю, что источник питания - один. И выходы вроде как не дублируются.

[iosifk]

Народ простите, если баян

Вот недавно был на семинаре, где Xilinxовский человек рассказывал про аппаратную избыточность в Плисах. Мол дескать если места в ПЛИСине навалом, то можно продублировать свой дизайн, и при разводке указать P&R, чтобы оно их поместило в полностью разделенные физически области.

Говорят, что так можно повысить надежность. У меня собственно вопрос - насколько в цифрах? Или вообще как это можно посчитать? Я конечно понимаю, что источник питания - один. И выходы вроде как не дублируются.

Думаю, что из здесь присутствующих этого никто не знает. Тут нужна статистика, например такая, как сбой конфигурации одной ячейки... Или изменение параметров ПЛИС, приводящее к метастабильности... Или неправильное чтение памяти...
Это скорее нужно делать запрос к изготовителю, или в верхнюю техподдержку.