|
Какую ПЛИС выбрать, Вопрос по архитектуре LC |
|
|
|
Jun 20 2014, 12:25
|

Знающий
   
Группа: Свой
Сообщений: 680
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950

|
Всем привет! Есть вопрос. Нужна ПЛИС, у которой в LC есть возможность замкнуть LUT обратной связью. При этом, LUT должен быть минимум 3х3. Уточню. На LC заходят два входа, идут в LUT. Выход LUT должен 1) с помощью мультиплексоров быть заведен на вход этого LUT, и 2) Иметь выход из LC, минуя триггеры/защелки. Если в LC есть сразу два LUT, у которых выходы можно завести в обратную связь, в т.ч. и наперекрест, да еще и вывести наружу, было бы вообще шикарно. Посмотрел наугад несколько зайлинксов и альтер -возможности обратной связи нигде нет. Почему такое не делают, в общем то понятно. Но, а вдруг кто такое видел Спасибо!
|
|
|
|
|
 |
Ответов
|
Jun 24 2014, 13:54
|
Гуру
     
Группа: Свой
Сообщений: 2 198
Регистрация: 23-12-04
Пользователь №: 1 640

|
проблема во всем этом не "быстрая" обратная связь, а "медленная" прямая.
то есть так или иначе все самосинхронные схемы опираются на то, что в цепи req/ack задержка была дольше, чем в функциональной логике. а в современных ПЛИС трассировка составляет 70% от задержки, а "логика" 30%
то есть: после синтеза нужно получить времянку (я это делал повставляв обычные тактируемые регистры вместо латчей), затем заменить их на латчи, а добавленную цепочку буферов в req/ack разбросать по кристаллу так, чтобы площадь была не меньше, чем у "логики"
после этого добыть времянку сложно - я ничего лучше не нашел, чем добавлять регистры в начало конец и вырезать из полного отчета слака по пути нужные мне куски (гемор еще тот), писал какие-то скрипты и т.п.
практически мне это понадобилось для одной платы (да и то, если честно, хотелось просто такую крутотень воплотить в реальности), в которой поставили такой генератор тактов, который требовал начальной загрузки - в конце концов я остановился на кольцевом генераторе и синхронной схеме - уж слишком геморно было делать на асинхронщине - там нужно было что-то типа задержек (диаграммы) и SPI
с асинхронщиной еще раньше было интересно повозится, "заради концепции", у меня на тот момент было полно разного железа (отходы производства) и альтеры и ксайлинцы, но актел ProASIC3 и его производные (при том что я их не особо люблю для практических задач) по-моему самое то то что я дал ссылку на asic the book - то просто показать как из мультиплексоров строится логика, а из PA3 tile строится и защелка, и может даже триггер - две защелки (точно не помню уже) - то есть там есть обратные связи, просто там сложная картинка, много элементов. струмент (либеро) позволяет достаточно просто генерить размещения (то есть скриптами, а не руками), без чего, имхо, никак.
|
|
|
|
Сообщений в этой теме
Shivers Какую ПЛИС выбрать Jun 20 2014, 12:25 rloc Цитата(Shivers @ Jun 20 2014, 16:25) Посм... Jun 20 2014, 13:17 Shivers Цитата(rloc @ Jun 20 2014, 17:17) Обратна... Jun 20 2014, 13:35  rloc Зачем? Это противоречит здравому смыслу с точки зр... Jun 20 2014, 13:38 yes это для самосинхронных схем нужно, что-ли?
такой ... Jun 20 2014, 13:45 Shivers Цитата(yes @ Jun 20 2014, 17:45) я исполь... Jun 20 2014, 13:52 yes ну я давно этим занимался
введение вроде тут
http:... Jun 20 2014, 15:21 Shivers Редкий какой изврат они народили! Наверное, кт... Jun 20 2014, 20:07 Shivers Изучил доки на актель, RS триггер на двух ACT1 мож... Jun 23 2014, 06:06 rloc Цитата(Shivers @ Jun 23 2014, 10:06) мног... Jun 23 2014, 06:17  Shivers Цитата(rloc @ Jun 23 2014, 10:17) И в Alt... Jun 23 2014, 06:34   rloc Триггер устанавливается в режиме "Latch... Jun 23 2014, 07:17    Shivers Цитата(rloc @ Jun 23 2014, 11:17) Триггер... Jun 23 2014, 07:48     rloc Сложно понять что Вам хочется. На SR и CK могут по... Jun 23 2014, 08:22      Shivers Цитата(rloc @ Jun 23 2014, 12:22) Сложно ... Jun 23 2014, 08:54       rloc Цитата(Shivers @ Jun 23 2014, 12:54) FF н... Jun 23 2014, 09:22        Shivers Цитата(rloc @ Jun 23 2014, 13:22) Для Xil... Jun 23 2014, 09:56 SM А в чем проблема внешних связей то? PAR их разводи... Jun 23 2014, 11:02 Shivers Цитата(SM @ Jun 23 2014, 15:02) А в чем п... Jun 23 2014, 11:10  SM Цитата(Shivers @ Jun 23 2014, 15:10) Проб... Jun 23 2014, 11:56   rloc Вроде предлагал без обратных связей. Да и описыват... Jun 23 2014, 12:34 ViKo Делал элементарно:
Код bit [15:0] ad... Jun 23 2014, 13:09 Shivers Цитата(ViKo @ Jun 23 2014, 17:09) Делал э... Jun 23 2014, 14:25  rloc Метастабильного состояния не будет, один из входов... Jun 23 2014, 14:37 Shivers Цитата(yes @ Jun 24 2014, 17:54) проблема... Jun 25 2014, 10:22  yes Цитата(Shivers @ Jun 25 2014, 14:22) Инте... Jun 25 2014, 13:51   Shivers Цитата(yes @ Jun 25 2014, 17:51) ну и я х... Jun 25 2014, 15:00    yes Цитата(Shivers @ Jun 25 2014, 19:00) А на... Jun 26 2014, 11:02
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|