Проблемы в 14.3.12, ошибки Clearance и Unrouted Опции

[ivainc1789]

Вот проапдейтился до 14.3.12 и просто в шоке. Эмоции захлестывают. Написал на AltiumLive - тему потерли и правильно сделали, т. к. ... ну невозможно. Сейчас полностью разведенная плата формата A4 переделывалась 5 часов, притом что в предыдущих релизах (примерно до 14.3) все было гораздо проще и быстрее.
Ладно бы там "новые фичи" они внедрили, но когда этот внедреж касается интерактивной трассировки - тут уж извините...

1. Не буду описывать свои мытарства, просто подскажите, если возможно, является в этом билде полигон вообще электрическим объектом? DRC на уже законченной плате выдает кучу сообщений о неразведенной цепи GNDPWR. Проверяю на плате тщательно всю цепь - визуально соединено, местами полигоном. Ранее возможно было КП одной цепи не соединять а просто заливать полигоном и это вроде бы считалось электрическим соединением. Сейчас сплошная ругань на это...
2. Интерактивщик иногда ляпает откровенные КЗ, на правила - плевать. Режим push obst... Drag проводников выполняется так погано, что потом сидишь как дурак переделываешь все вручную...
3. То, что учудили с шириной проводников при переходе с рума в рум вообще ппц. Теперь нормально между комнатами с одной шириной трека не перейти т к в маленьком промежутке между комнатами вставляется сегмент другой ширины (в полном соотв с правилами). Вот только румы то разные и теперь что, придется правила "перехода" писать? Такое хорошо бы работало для рума какой-нить БГА, но для стандартных румов - все усложняется...
4. То, что сделано в DesignRules Clearance - башка наверно не та у меня... Как теперь соотнести эту min clearance matrix с "родными" правилами AD ? Я так понял, хотели поддержать переход юзеров с PADs, но нафига валить все в одну кучу то???

Вобщем, впереди еще две довольно трудных платы формата A4 и я в растерянности... Уже давненько сижу на AD но мое мужество в постоянном преодолении его фич просто тает на глазах...

Хочу знать, я один такой или многие как ежики грызут тот самый кактус?

[ivainc1789]

Новая "фича" обнаружена...

Поставьте Gloss = Strong (Strong требует больше ресурсов, но на мой взгляд удобнее).

К сожалению, после сравнения weak как-то лучше? Думаю, с глоссингом в 14.3 просто беда...

Прокомментируйте тезисы по поводу определения user defined классов цепей в редакторе схем. Верно ли, что:
1. Если цепи на разных листах, то единственный путь - установить директиву NetClass на одну или несколько цепей и передать эти изменения в PCB.
2. Если цепи вместе, нужно использовать Blanket и привязать к ней NetClass, затем передать изменения в PCB.
3. Так вот, я конечно промолчу по поводу удобства таких методов, но вопрос такой: хорошо, сделали неткласс из sch в pcb, интуитивно понятно, что теперь захотелось и width трасс также передать. Проблема в том, что передается ширина как правило для КАЖДОЙ ЦЕПИ ОТДЕЛЬНО, хотя к Бланкету уже привязан соотв. неткласс. Можно ли как-то заставить AD формировать не туеву хучу правил для каждой цепи, а всего лишь ОДНО правило для соотв неткласса? У меня как-то один раз получилось в иерархическом проекте, но повторить что-то не могу...
4. Кроме того, обнаружено, что если бланкетом сделаны нетклассы на разных листах схемы, то они нормально объединяются и передаются в PCB как один неткласс, а вот ширина трасс и наверно многие другие правила не объединяются бланкетами, а применяются только к тому бланкету, в котором определены...
Таким образом, становится крайне затруднительно передать в PCB нетклассы с набором их дополнительных свойств...

[Владимир]

Прокомментируйте тезисы по поводу определения user defined классов цепей в редакторе схем. Верно ли, что:
1. Если цепи на разных листах, то единственный путь - установить директиву NetClass на одну или несколько цепей и передать эти изменения в PCB.
2. Если цепи вместе, нужно использовать Blanket и привязать к ней NetClass, затем передать изменения в PCB.
3. Так вот, я конечно промолчу по поводу удобства таких методов, но вопрос такой: хорошо, сделали неткласс из sch в pcb, интуитивно понятно, что теперь захотелось и width трасс также передать. Проблема в том, что передается ширина как правило для КАЖДОЙ ЦЕПИ ОТДЕЛЬНО, хотя к Бланкету уже привязан соотв. неткласс. Можно ли как-то заставить AD формировать не туеву хучу правил для каждой цепи, а всего лишь ОДНО правило для соотв неткласса? У меня как-то один раз получилось в иерархическом проекте, но повторить что-то не могу...
4. Кроме того, обнаружено, что если бланкетом сделаны нетклассы на разных листах схемы, то они нормально объединяются и передаются в PCB как один неткласс, а вот ширина трасс и наверно многие другие правила не объединяются бланкетами, а применяются только к тому бланкету, в котором определены...
Таким образом, становится крайне затруднительно передать в PCB нетклассы с набором их дополнительных свойств...

1. Да. Только то что цепи на разных местах тут ни причем
2. не нужно, а можно
3. На счет "удобств" согласен. Обещают нововведения. Боюсь опять "завоют" что привыкли к старым
4. Бланкнет тут ни причем. остальное так. Только поэтому я всем рекомендовал что на схеме только классы, а в PCB правила. Я думаю вопрос будет решен одновременно с пунктом 3

[ivainc1789]

1. Да. Только то что цепи на разных местах тут ни причем
2. не нужно, а можно
3. На счет "удобств" согласен. Обещают нововведения. Боюсь опять "завоют" что привыкли к старым
4. Бланкнет тут ни причем. остальное так. Только поэтому я всем рекомендовал что на схеме только классы, а в PCB правила. Я думаю вопрос будет решен одновременно с пунктом 3

Владимир, спасибо за ответ.

Снова неприятности. Ниже прикреплен тестовый проект. Очевидно следующее:
1. Компиляция схемы проведена. Ошибок нет.
2. ECO в плату проведено. Ошибок нет.
3. Попробуйте сделать на плате сваппинг пинов 1 и 2, затем 3 и 4 на разъеме XR1.
4. ECO в схему идет с ошибками. Прошу подтвердить/опровергнуть и по возможности объяснить причину...

 PCB_Project__20.07.2014_23_09_54_.zip ( 472.26 килобайт ) Кол-во скачиваний: 61

[Alexey Sabunin]

Владимир, спасибо за ответ.

Снова неприятности. Ниже прикреплен тестовый проект. Очевидно следующее:
1. Компиляция схемы проведена. Ошибок нет.
2. ECO в плату проведено. Ошибок нет.
3. Попробуйте сделать на плате сваппинг пинов 1 и 2, затем 3 и 4 на разъеме XR1.
4. ECO в схему идет с ошибками. Прошу подтвердить/опровергнуть и по возможности объяснить причину...

В AD не реализован механизм сваппирования выводов между секциями, хотя конечно странно что он дает это начать делать и пытается продолжить. Вы поменяли выводы, а он в ECO пишет, что пытается переставить местами секции.
По идее такой сценарий должен быть не доступен...

Новая "фича" обнаружена...
К сожалению, после сравнения weak как-то лучше? Думаю, с глоссингом в 14.3 просто беда...

Прокомментируйте тезисы по поводу определения user defined классов цепей в редакторе схем. Верно ли, что:

Фича "хорошая", спасибо!
Очень похоже, что полигон был создан в одной из первых сборок 14.3, а редактируется в последней? Там была одна проблема с лишними точками. Чтобы выловить эту ошибку нужен ваш полигон.

Глоссинг всегда можно включать и выключать по клавише TAB во время трассировки или редактирования. Weak лучше при трассировке, Strong чаще бывает лучше при редактировании. Проблемы есть, согласен, но тут в последнее время почти ничего не менялось, а лишь планируется.

По классам цепей Владимир все верно сказал. Обозначенные проблемы известны.

[ivainc1789]

В AD не реализован механизм сваппирования выводов между секциями, хотя конечно странно что он дает это начать делать и пытается продолжить. Вы поменяли выводы, а он в ECO пишет, что пытается переставить местами секции. По идее такой сценарий должен быть не доступен...

имхо, тут дело в другом... Разъем у меня сделан как многогейтовый компонент. Во всех проектах всегда все работало. Тут что-то споткнулся...