Низкая частота работы, Делитель частоты Опции

[likeasm]

Имеется PLL с которой выходит 48МГц на схему, требуется получить частоту 1,2-9,6 КГц. Я делаю ее через счетчик, который дергает триггер. Но вот погрешность получается 0,01%. Канал передачи синхронный, хотелось бы получиться значение получше чем 0,01%.

[likeasm]

Прошу прощения, сразу надо было сказать, что речь идет о verilog и Spartan6, конструкция такая для 9,6КГц такая
always @(posedge 48M)
begin
if(counter==5000)
begin
counter<=0;
trig<=~trig;
end
end

[bogaev_roman]

Прошу прощения, сразу надо было сказать, что речь идет о verilog и Spartan6, конструкция такая для 9,6КГц такая
always @(posedge 48M)
begin
if(counter==5000)
begin
counter<=0;
trig<=~trig;
end
end

У Вас счетчик считает от нуля до 5000, а должен по логике считать до 4999, отсюда и погрешность. Только так лучше не делать - формируйте чип енайбл и работайте на исходной частоте, как советовал iosifk