Две логические функции на одном LUT-e в Altera Cyclone II - IV Опции

[files]

FPGA Altera Cyclone до 4-го поколения включительно имеют в составе LE 4-входовой LUT. В арифметическом режиме этот LUT фактически интерпретируется как два 3-входовых LUT-а, один из которых реализует функцию суммирования, а другой переноса. Причем оба эти 3-входовых LUT-а имеют каждый свой отдельный выход.

Вопрос к знающим людям: есть ли возможность реализовать на арифметической конфигурации LE (с двумя 3-входовыми LUT-ами) две произвольные логические функции от трех общих переменных?

[SM]

Поняли все правильно. А то, что не получается - это значит, что физически нельзя развести то, что Вы хотите и куда хотите, с физического выхода переноса ячейки.

Ну, либо, у Вас в опциях где-то стоит игнорирование CARRY

[files]

Поняли все правильно. А то, что не получается - это значит, что физически нельзя развести то, что Вы хотите и куда хотите, с физического выхода переноса ячейки.

Ну, либо, у Вас в опциях где-то стоит игнорирование CARRY

Спасибо за комментарий.

Я вот сделал такую примитивную схему.

Ожидалось, что:
– верхний элемент И (inst3) и элемент ИЛИ (inst4) упакуются в один LUT элемента, находящегося в арифметическом режиме;
– второй элемент И (inst5) примет данные из этого LUT-а через цепь переноса;
– всего для реализации этой схемы будет задействовано 2 LUT-а.
У меня были правильные ожидания относительно этой схемы, или я что-то делаю не так?

Реально же схема размещается в 3-х LE (каждый логический элемент в отдельном LUT), все LE в нормальном режиме, цепь переноса не задействована.

Среда разработки – Quartus 13.0. Опции игнорирования CARRY вроде нет


Сообщение отредактировал files - Aug 27 2014, 16:05