Отличие в пропускной способности слотов PCIe x 4 на разных материнских платах., При передаче "host->FPGA" на P75 скорость почему-то ниже. Опции

[FLTI]

Здравствуйте!

Есть ли какое-то отличие в работе слотов PCIe x 4 на разных материнских платах, например на 55-ом интеловском чипсете и на 75-ом интеловском чипсете?
Судя по описанию на материнской плате на 55-ом интеловском чипсете PCIe x 4 соответствует GEN1, а на 75-ом - уже GEN2.

На своей тестовой плате с ядром PCIe x 4 GEN1 заметил, что скорость передачи host->FPGA на 75-ом чипсете меньше, чем на 55-ом.
Насколько точно меньше, пока померить не могу, но видно , что поток 300 МБайт/с через host->FPGA на 55-ом нормально проходит, а на 75-ом идут потери данных.

Вот как устроено это ядро PCIe x 4 GEN1 на базе Altera HardIP :
Writes "host->FPGA" are made by DMA reads by the FPGA in two steps: The FPGA sends a read request packet and the host sends the data in a completion packet.
The FPGA can have several read requests pending for the same stream.

Таким образом, пропускная способность зависит от того, насколько быстро откликается host, т.е материнская плата.
Так вот получается, что материнская плата на 55-ом интеловском чипсете откликается быстрее, чем на 75-ом интеловском чипсете.
Почему, в чём может быть причина и как это исправить?

[FLTI]

Проверил свою тестовую плату с ядром PCIe x 4 GEN1 в слоте PCIe x 16 ( в режиме PCIe x 4 ) на матери с чипсетом Z97 и проверил её состояние через PCI Scope.
Оказывается на матери с чипсетом Z97 параметр Negotiated Link Width оказался только лишь х1 и скорость потока также низкой, как и на матери с чипсетом B75.
А на матери с чипсетом P55 параметр Negotiated Link Width оказался правильным х4 и поток высокий.

Почему же на на матерях с чипсетом Z97 и B75 ( обе матери от Gigabyte ) в слоте PCIe x 16 ( в режиме PCIe x 4 ) плата опознаётся как PCIe х 1, а на матери с чипсетом P55 опознаётся как PCIe х 4?
И что нужно сделать, чтобы и на матерях с чипсетом Z97 и B75 в слоте PCIe x 16 ( в режиме PCIe x 4 ) плата опознавалась бы как PCIe х 4?

P.S. У меня на плате применён Lane Reversal.

[Bios71]

Проверил свою тестовую плату с ядром PCIe x 4 GEN1 в слоте PCIe x 16

"не все йогурты одинаково полезны"(с)

попробуйте запретить ASPM и принудительно активировать GEN1 вместо "Auto" для PCIe x16

если биос при автоопределении пытается в слоте х16 найти GEN3 потом GEN2 и только в последнюю очередь GEN1
то возможно ваша карта(FW в ней) после попыток GEN3 / GEN2 не так свежа и сваливается в х1

а на старых чипсетах GEN3 биос не искал

[FLTI]

"не все йогурты одинаково полезны"(с)

попробуйте запретить ASPM и принудительно активировать GEN1 вместо "Auto" для PCIe x16

если биос при автоопределении пытается в слоте х16 найти GEN3 потом GEN2 и только в последнюю очередь GEN1
то возможно ваша карта(FW в ней) после попыток GEN3 / GEN2 не так свежа и сваливается в х1

а на старых чипсетах GEN3 биос не искал

То есть Вы считаете, что причину надо искать не в своей плате, а в материнской плате?
ASPM был по умолчанию отключен в БИОСе, а установка GEN1 вместо "Auto" ничего не дала...

Посмотрел внимательно через PCI Scope регистры PCI Express Capabilities.
Заметил, что в матери на чипсете Z97 ( где плата ошибочно опознаётся как х1 ) в Device Status Register значение Corretable Error Detected = Yes, а в матери на чипсете P55 ( где плата правильно опознаётся как х4 ) в Device Status Register значение Corretable Error Detected = No, т.е ошибки не было.
Значит всё-таки проблема со стороны своей платы?

Это для меня сейчас самое важное понять - проблема со стороны своей платы или в конфликте разных GEN на своей плате и на материнской плате?