Есть ещё одна альтернатива - CML.
На высоких частотах (единицы ГГц и выше) фиксированный микроток потребления дифф. каскада суммарно оказывается на порядок и более выгоден по сравнению и с синхронными, и с асинхронными решениями, работающими в полный размах.
К сожалению, реальных заказчиков на что-то значительное на основе CML сейчас в РФ нет.
Поэтому полноценно попробовать в реале пока не получилось, только небольшие узлы по 180 нм.
Рассматриваемый вопрос мне представляется, вообще, несколько далёким от реала.
Ибо использовать синтез асинхронных СБИС, основываясь на каком-то автоматическом инструменте, - пагубно. Примерно также, как пытаться синтезировать, например, RAM на SCL. Можно, конечно. Но не стоит. В жизни же всё сочиняется по блочному принципу. Внутри каждого блока вылизывается в полуручном режиме. Если этим заниматься серьёзно, конечно. А не только примочками типа прерывания распространения сигнала двухвходовками.
И да, без Спайса тут нельзя, если хочется приблизиться к идеалу.
Хотя, может, я и не совсем прав с точки зрения научных изысканий и протаптывания тропинки в светлое будущее.