|
Проектирование асинхронных стейт-машин, Кто и как, каими тулзами решает эту задачу |
|
|
|
Sep 3 2014, 17:21
|
Местный
  
Группа: Свой
Сообщений: 342
Регистрация: 21-02-05
Пользователь №: 2 804

|
Доброго времени суток,
Собственно - $subj. Изучаю вопрос проектирования чипа с использованием асинхронных пайплайнов. I.E. Sutherland, ‘‘Micropipelines’’ неплохо описывает концепцию и дает понимание о том, как работают вычислители при таком подходе, однако как делать управляющие стейт-машины в этой работе не рассматривается. Подход, предложенный в ASYNCHRONOUS FINITE STATE MACHINE DESIGN: A LOST ART? Christopher Carroll, University of Minnesota-Duluth мне не понравился. Другие книги, которые я просмотрел по теме, учат вариациям на тему той-же методологии, однако кардинально ничего не улучшают. В результате асинхронные стейт-машины представляют собой диких паучков из нандов и норов с обратными связями, крайне тяжело модифицируются, плохо верифицируются, короче - обладают целым рядом недостатков, делающих их реальное применение неоправданно дорогим и сложным.
Есть ли у кого мысли как упростить этот процесс и сделать его более простым и контролируемым?
--------------------
WBR, V. Mirgorodsky
|
|
|
|
|
 |
Ответов
|
Sep 22 2014, 09:01
|

Профессионал
    
Группа: Свой
Сообщений: 1 724
Регистрация: 1-05-05
Из: Нью Крыжопыль
Пользователь №: 4 641

|
Есть ещё одна альтернатива - CML. На высоких частотах (единицы ГГц и выше) фиксированный микроток потребления дифф. каскада суммарно оказывается на порядок и более выгоден по сравнению и с синхронными, и с асинхронными решениями, работающими в полный размах. К сожалению, реальных заказчиков на что-то значительное на основе CML сейчас в РФ нет. Поэтому полноценно попробовать в реале пока не получилось, только небольшие узлы по 180 нм. Рассматриваемый вопрос мне представляется, вообще, несколько далёким от реала. Ибо использовать синтез асинхронных СБИС, основываясь на каком-то автоматическом инструменте, - пагубно. Примерно также, как пытаться синтезировать, например, RAM на SCL. Можно, конечно. Но не стоит. В жизни же всё сочиняется по блочному принципу. Внутри каждого блока вылизывается в полуручном режиме. Если этим заниматься серьёзно, конечно. А не только примочками типа прерывания распространения сигнала двухвходовками. И да, без Спайса тут нельзя, если хочется приблизиться к идеалу. Хотя, может, я и не совсем прав с точки зрения научных изысканий и протаптывания тропинки в светлое будущее.
|
|
|
|
|
Sep 22 2014, 10:06
|

Знающий
   
Группа: Свой
Сообщений: 680
Регистрация: 11-02-08
Из: Msk
Пользователь №: 34 950

|
Цитата(zzzzzzzz @ Sep 22 2014, 13:01)  Есть ещё одна альтернатива - CML. Альтернатива в чем? в high perfomance? Или речь о выборе базиса для dual rail асинхронных схем? Цитата(zzzzzzzz @ Sep 22 2014, 13:01)  Ибо использовать синтез асинхронных СБИС, основываясь на каком-то автоматическом инструменте, - пагубно. Примерно также, как пытаться синтезировать, например, RAM на SCL. Можно, конечно. Но не стоит. В жизни же всё сочиняется по блочному принципу. Внутри каждого блока вылизывается в полуручном режиме. Если этим заниматься серьёзно, конечно. А не только примочками типа прерывания распространения сигнала двухвходовками. Вытягивание предельных показателей всегда делается в ручном режиме. Однако же, если говорить о синхронных схемах, то автоматический маршрут проектирования преобладает. Не вижу ничего плохого в автоматизации проектирования и асинхронных схем. На самом деле, что касается синтеза dual rail SI, то ни один синхронный САПР не годится, имхо. Я использую dc_shell просто как среду программирования, в которой из синхронной схемы получаю dual rail с индикацией. Далее DC можно использовать только для исправления DR/transition (если он оказался нарушен), и (если заработает STA) для подкручивания мощностей SC с целью ускорить схему. Что касается P&R то думаю никто спорить не будет в очевидности преимуществ автоматизации перед ручным проектированием - при автоматизации скорость проектирования увеличивается на порядки. При этом никто не мешает делать отдельные макроблоки вручную. В этом плане самый проторенный маршрут - BD. Прототип - синхронная схема, в которой можно с помощью STA измерить все пути и рассчитать линии задержки. Именно на BD (их еще называют matched delay -вспомнил) сделано большинство известных асинхронных процессоров. Цитата(zzzzzzzz @ Sep 22 2014, 13:01)  И да, без Спайса тут нельзя, если хочется приблизиться к идеалу. Хотя, может, я и не совсем прав с точки зрения научных изысканий и протаптывания тропинки в светлое будущее.  Не скажу ничего нового, но спайс годится для небольших блоков. Вы же не будете моделировать процессор на спайсе? Поэтому, обычное моделирование тоже необходимо. по возможности. С использованием SC такая возможность есть. Кстати, характеризация нестандартных элементов - отдельная проблема. Мне кое как удалось охарактеризовать С-элементы, но не представляю как это сделать с элементами на базе домино. Т.е. как то охарактеризовать всегда можно, вопрос в том - будет ли работать потом STA в primetime? Т.е. надо получить все необходимые timing arc, и при этом не допустить ни одного loop. Но пока работоспособсность всего этого под вопросом, разумеется что и моделирование на спайсе -уже очень неплохо. Может, и я не прав. Все написанное - imho
|
|
|
|
Сообщений в этой теме
v_mirgorodsky Проектирование асинхронных стейт-машин Sep 3 2014, 17:21 Jurenja Способа сделать проектирование асинхронные схемы б... Sep 5 2014, 06:39 v_mirgorodsky Жаль, придется использовать существующую методолог... Sep 5 2014, 09:51 Serhiy_UA Цитата(v_mirgorodsky @ Sep 5 2014, 12:51)... Sep 8 2014, 04:40  v_mirgorodsky Цитата(Serhiy_UA @ Sep 8 2014, 06:40) Уто... Sep 8 2014, 09:02 v_mirgorodsky Нашел еще одну книгу по дизайну асинхронных систем... Sep 7 2014, 19:18 des00 Есть книга Asynchronous Circuit Design.Chris J. My... Sep 8 2014, 05:39 Serhiy_UA Цитата(des00 @ Sep 8 2014, 09:39) если ну... Sep 8 2014, 07:51 des00 Документы не читал, поэтому аннотаций дать не могу... Sep 8 2014, 09:07 Serhiy_UA Когда-то изучал в институте асинхронные автоматы, ... Sep 9 2014, 04:53  Кнкн Залил кое-что по асинхронщине
/upload/BOOKS/Async... Sep 9 2014, 06:51 krux ЦитатаСпособа сделать проектирование асинхронные с... Sep 9 2014, 19:05 dvladim По асинхронным схемам (и особенно по преобразовани... Sep 15 2014, 17:57 Shivers Цитата(v_mirgorodsky @ Sep 3 2014, 20:21)... Sep 19 2014, 07:21 yes книжки переехали сюда?
/pub/BOOKS/IC_Design/_Async... Sep 19 2014, 14:47 yes книжки переехали сюда?
/pub/BOOKS/IC_Design/_Async... Sep 19 2014, 15:03 v_mirgorodsky Цитата(yes @ Sep 19 2014, 17:03) я на уро... Sep 20 2014, 22:59  Shivers Цитата(v_mirgorodsky @ Sep 21 2014, 01:59... Sep 21 2014, 13:16   v_mirgorodsky Цитата(Shivers @ Sep 21 2014, 15:16) Забл... Sep 21 2014, 21:49    Shivers p.s.
Цитата(v_mirgorodsky @ Sep 22 2014, 00... Sep 22 2014, 06:59  yes Цитата(v_mirgorodsky @ Sep 21 2014, 02:59... Sep 22 2014, 11:14   Shivers Цитата(yes @ Sep 22 2014, 15:14) но обычн... Sep 22 2014, 16:31 Shivers Домино - любопытно. Я правильно понимаю, что у вас... Sep 22 2014, 05:22 v_mirgorodsky Цитата(Shivers @ Sep 22 2014, 07:22) Доми... Sep 22 2014, 19:29  zzzzzzzz Цитата(v_mirgorodsky @ Sep 22 2014, 22:29... Sep 22 2014, 20:38  Shivers Цитата(v_mirgorodsky @ Sep 22 2014, 23:29... Sep 23 2014, 07:53   v_mirgorodsky Цитата(Shivers @ Sep 23 2014, 09:53) И вс... Sep 23 2014, 09:19    Shivers Цитата(v_mirgorodsky @ Sep 23 2014, 13:19... Sep 23 2014, 10:11     v_mirgorodsky Цитата(Shivers @ Sep 23 2014, 12:11) Дело... Sep 23 2014, 15:11      Shivers Цитата(v_mirgorodsky @ Sep 23 2014, 19:11... Sep 23 2014, 15:31  zzzzzzzz Цитата(Shivers @ Sep 22 2014, 13:06) Альт... Sep 22 2014, 15:11 SIA Цитата(zzzzzzzz @ Sep 22 2014, 12:01) Ест... Nov 30 2014, 20:59
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|